时钟管理

作品数：61被引量：88H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：赵慧斌周润泽徐科军叶以民李小群更多>>
相关机构：电子科技大学国家电网有限公司华为技术有限公司中兴通讯股份有限公司更多>>
相关期刊：《数字技术与应用》《半导体技术》《计算机工程与应用》《电测与仪表》更多>>
相关基金：国家自然科学基金上海市科学技术委员会资助项目云南省教育厅科学研究基金国家重点实验室建设项目计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 学科=电子电信x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种SoC时钟复位管理电路设计与验证
《单片机与嵌入式系统应用》2023年第6期8-11,16,共5页李超 赵启林 戴兆麟 刘璐 
提出一种适用于片上系统的时钟与复位管理电路,并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于180 nm标准单元库搭建,基于System Verilog...
关键词：SOC 时钟管理 复位管理 覆盖率 功耗控制 
用于两步式流水线逐次逼近数据转换器的时钟管理电路
《电子世界》2022年第2期121-123,共3页蔡晓倩 
针对高精度两步式流水线逐次逼近数据转换器(Two-stage Pipelined SAR ADC)对时钟频率稳定性与耦合噪声的要求,提出了一种电荷泵型数模混合时钟管理电路,实现占空比稳定与双相时钟产生功能。此电路采用数模混合电荷泵的结构,利用积分器...
关键词：数据转换器 逐次逼近 振荡器输出 电荷泵 占空比 数模混合 时钟频率 时钟管理 
可量产的多速率交换机参考设计平台
《今日电子》2017年第7期72-72,共1页
美高森美和AquantiaN合推出可量产的多速率交换机参考设计平台，经优化支持24x2．5G及另外多达四个2．5G／5G／10GBASE—T端口。该解决方案组合了美高森美的SParXIVL2／L3企业交换机VSC7448、LinUXSMBStaX软件、时钟管理、PD69208M以太...
关键词：设计平台 交换机 多速率 IEEE802 以太网供电 时钟管理 供电设备 第二代 
一种应用于SOC中的时钟复位管理单元的设计被引量：2
《中国集成电路》2016年第10期47-50,共4页韩琼磊 
本文介绍了一种应用于SOC中的时钟复位管理单元(CRMU)的设计。该CRMU一方面提供SOC中各模块所需的时钟信号和复位信号,另一方面要通过必要的逻辑设计来保证所产生时钟/复位信号的稳定性并且避免毛刺的产生。CRMU本身也是可以根据需要进...
关键词：时钟复位管理单元 时钟管理 复位管理 毛刺 配置接口 
FPGA芯片时钟架构分析被引量：1
《电子与封装》2016年第6期28-30,共3页张艳飞 谢长生 匡晨光 
FPGA设计中时钟信号的设计与处理是保证系统稳定工作的重要组成部分,随着FPGA器件规模的不断增大,集成度不断提高,多时钟域管理、时钟延迟、时钟信号完整性和相位偏移等已成为影响FPGA设计的关键因素。结合微电子电路相关知识,针对Xilin...
关键词：现场可编程门阵列 时钟架构 时钟管理 
一种应用于FPGA时钟管理单元的锁相环设计
《复旦学报（自然科学版）》2016年第1期36-42,共7页吴俊宏 李闻界 来金梅 
专用集成电路与系统国家重点实验室自主研究课题基金(2015MS007)
设计了一种应用于FPGA时钟管理的可变带宽锁相环.该锁相环采用开关电容滤波器实现可变电阻滤波功能,用反比N电流镜(N为反馈分频系数)来为电荷泵提供偏置,使电荷泵电流与偏置电路电流成1/N的比例关系.本文还提出了用虚拟开关减少了开关...
关键词：锁相环 可变带宽 FPGA时钟管理 
双通道时钟管理器件
《今日电子》2016年第2期95-95,共1页
ZL30244、ZL30245和ZL30255是三款双通道时钟管理器件，其中zL30244和ZL30245是两款双通道任意输入频率至任意输出频率时钟倍频器（anyto-anyclockmultiplier）和频率合成器集成电路（IC），而zL30255~是双通道任意输入频率至任意输出...
关键词：时钟管理 双通道 器件 输出频率 输入频率 频率合成器 集成电路 倍频器 
麦瑞半导体发布首款基于MEMS的时钟发生器
《半导体信息》2014年第2期30-30,共1页郑畅 
2014年3月14日-高性能线性和电源解决方案、局域网以及时钟管理和通信解决方案领域的行业领导者麦瑞半导体公司发布一款四输出crystallessTM时钟发生器DSC400。这是麦瑞半导体第一款基于MEMS的时钟产品,它采用麦瑞半导体获得行业认证的P...
关键词：时钟发生器 半导体 解决方案 时钟管理 存储区域网 局域网 高性能 领导者 以太网 通信业务 
基于FPGA的八通道高速ADC的时序设计被引量：2
《电讯技术》2013年第12期1629-1632,共4页徐立升 徐根倩 马正欣 宋早迪 蒋秀波 周冬冬 秦智超 
针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和...
关键词：无线数据传输 多通道ADC 串行数据 并行数据 时钟管理 时序设计 
一种适用于SoC的时钟复位管理电路设计被引量：5
《通信技术》2013年第12期104-106,共3页司焕丽 胡杨川 
给出了一套适用于SoC芯片的时钟和复位管理电路设计范例,详细介绍了SoC芯片中的时钟和复位管理电路的实现方案。其中时钟管理电路支持输入时钟可选、PLL动态变频、时钟门控管理和时钟状态查询功能,能够灵活的控制各模块输入时钟开启或关...
关键词：SOC 时钟管理 复位管理 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部