数控振荡器

作品数：203被引量：365H指数：8
导出分析报告
相关领域：电子电信更多>>
相关作者：唐路唐旭升张有明时龙兴陈鑫更多>>
相关机构：东南大学清华大学电子科技大学西安电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学x
共 条 记 录，以下是1-7
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
402~405 MHz CMOS低功耗射频收发机被引量：1
《微电子学》2023年第4期553-560,共8页武志为 张长春 
国家自然科学基金资助项目(62174090);毫米波国家重点实验室开放课题(K202325)
基于0.18μm CMOS工艺设计了一种用于WBAN 402~405 MHz频段具有低功耗全数字锁频和灵敏度校准功能的超再生收发机。采用具有噪声抵消技术的巴伦低噪声放大器,以减少无源匹配器件数量和适应低压工作;超再生数控振荡器采用数字控制电容阵...
关键词：超再生接收机 全数字锁频环 巴伦低噪声放大器 数控振荡器 灵敏度校准 
一种基于注入锁定环形振荡器的时钟产生电路被引量：3
《微电子学》2017年第2期191-194,共4页孟煦 林福江 
提出了一种基于谐波注入锁定数控环形振荡器的时钟产生电路。采用注入锁定技术,极大地抑制了环形振荡器的相位噪声。在频率调谐环路关断的情况下,数控式振荡器可以正常工作,与需要一直工作的锁相环相比,大大节省了功耗。分析了电路的参...
关键词：谐波 注入锁定振荡器 数控振荡器 时钟产生电路 锁相环 
一种基于线性增强TDC的ADPLL设计被引量：2
《微电子学》2015年第4期507-511,共5页徐洪闪 甘武兵 甄少伟 尤帅 张波 
博士点专项科研基金资助项目(20120185110005)
锁相环作为片内高速时钟的提供者,在现代电路中至关重要。提出了一种全数字锁相环的设计方案,输出频率为250 MHz,锁定时间为2μs,峰峰抖动为76ps,与传统锁相环相比,具有面积小、功耗低、可移植性好、抗干扰能力强等优点。时间数字转换器...
关键词：鉴相器 线性增强算法 时间数字转换器 数字滤波器 数控振荡器 
数控高频振荡器的设计被引量：1
《微电子学》2008年第4期553-557,共5页李建成 庄钊文 谷晓忱 关永峰 陈亮 
介绍了目前常用的数控延迟单元电路结构,详细分析了这些电路的优缺点。在此基础上,对其中一种电路结构进行了详细的理论分析,改进了电路结构,规范了电路设计的具体步骤,并通过大量的电路模拟,印证了理论分析的正确性。以此延迟单元为核...
关键词：高频振荡器 数控振荡器 延迟单元 数控延迟单元 
基于噪声分析的低抖动全数字锁相环的设计被引量：6
《微电子学》2008年第4期600-604,共5页邓小莺 杨军 陈鑫 时龙兴 
国家自然科学基金资助项目(90407009)
设计了一个用于时钟产生的全数字锁相环（ADPLL），其数控振荡器（DCO）采用9级环形振荡器，每级延迟单元的延迟时间均是可调的，各级倒相器的尺寸经过精确设计。该电路基于SMIC0．13μm CMOS工艺，采用1．2V电源供电，整个芯片的面积为...
关键词：全数字锁相环 时钟产生 数控振荡器 噪声 抖动 
一种基于CORDIC算法的高精度数控振荡器的ASIC设计被引量：2
《微电子学》2003年第5期458-461,共4页孟祥育 王友钊 
　提出了一种基于CORDIC(COordinateRotationDIgitalComputer)算法的流水线型数控振荡器的实现方法。硬件描述语言的仿真与综合结果表明,采用这种方法设计的数控振荡器精度高、误差小、结构简单;与基于查找表的数控振荡器相比,更易于ASI...
关键词：CORDIC算法 数控振荡器 直接数字频率合成 专用集成电路 ASIC 
一种用于高速同步数据采集设备的数字锁相环被引量：3
《微电子学》2003年第4期348-351,共4页林旭 余锋 
　介绍了一种适用于可编程逻辑器件、为高速同步数据采集设备提供可靠时钟解决方案的全数字锁相环电路。该电路采用路径延时环形数控振荡器,并具备时钟倍频和同步功能,最高工作频率可达100MHz,同步和频率锁定误差不超过1ns。采用标准硬...
关键词：锁相环 数控振荡器 数据采集 路径延时 可编程逻辑器件 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部