卷积码编码器

作品数：14被引量：18H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：廖红舒甘露龙光利黄瑶熊省军更多>>
相关机构：电子科技大学哈尔滨工业大学西安电子科技大学合肥工业大学更多>>
相关期刊：《北京理工大学学报》《电气电子教学学报》《山西经济管理干部学院学报》《大众科技》更多>>
相关基金：陕西省教育厅科研计划项目航天科技创新基金国家自然科学基金国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=编码器x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
大约束长度卷积码编码器的改进与实现
《通信技术》2018年第7期1532-1535,共4页张涛涛 王满喜 荣辉 杨志飞 
电子信息系统复杂电磁环境效应国家重点实验室基金项目(No.CEWEE2018Z0205B)~~
针对传统算法利用计算机搜索大约束长度的卷积码的最大约束长度不超过30的情况,提出了一种改进的大约束长度卷积码搜索算法——基于堆栈结构的搜索算法,利用该搜索算法可以找到约束长度大于30的卷积码编码器。利用卷积码的最大自由距离...
关键词：大约束长度 卷积码 堆栈结构 编码器 
基于EDA技术的卷积码编码器的设计与仿真被引量：1
《科技创新与应用》2016年第27期37-38,共2页徐佳 赵晓宇 
文章设计基于EDA技术,以(2,1,3)卷积码为例,阐述了其基本设计原理,在软件平台Quartus II上,通过电路设计和VHDL程序设计两种方式进行了设计和波形仿真。通过验证,其运算结果与波形一致。
关键词：EDA 卷积码 编码器 
新型卷积码编码器结构与性能分析被引量：1
《北京理工大学学报》2015年第7期711-714,761,共5页卢继华 何建华 李鹏辉 刘丹 
国家"八六三"计划项目(2012AA121604);国家自然科学基金资助项目(61002014;61227001;60972017;60972018;61072050)
综合了LDPC和卷积码的特征,给出了一种卷积码编码器结构的改进方法.利用此方法可构造稀疏卷积码,进一步基于卷积码编码结构可实现高性能译码.设计了基于MIMO系统平台的时变新型卷积码结构,并进行仿真分析.结果表明,应用本文提出的卷积...
关键词：MIMO系统 LDPC卷积码 时变编码器结构 误码率性能 
卷积码编码器和Viterbi译码器的FPGA实现被引量：3
《电子工程师》2008年第8期21-24,共4页牟崧友 
Viterbi译码是对卷积码的一种最大似然译码算法。主要介绍卷积码的Viterbi译码器的FPGA(现场可编程门阵列)实现方案。根据卷积码的特点,设计了用寄存器交换法存储幸存路径的模块,充分利用FPGA触发器资源丰富的优点。同时,为使系统在保...
关键词：卷积编码 VITERBI算法 FPGA 寄存器交换法 
卷积码编码原理的解释被引量：4
《电气电子教学学报》2007年第4期21-24,共4页丁志中 蒋建国 夏娜 
现有的信息论与编码教材在介绍卷积码编码时通常是直接给出码的生成多项式或编码器的移位寄存器实现,没有将编码原理和卷积相联系。本文从离散时间系统引出卷积码编码器的移位寄存器实现,深入浅出地阐明了码生成多项式矩阵的由来及其重...
关键词：卷积码编码器 信道编码 信息论 离散时间系统 
卷积码编码器的分析
《山西经济管理干部学院学报》2005年第3期49-51,共3页胡晓东 
卷积码编码是深度空间通信系统和无线通信系统中常用的一种编码方式。本文的主要内容是卷积码编码器的设计。本文设计是采用硬件描述语言Verilog HDL来完成的,通过在MAX+plusII工具下的输入、处理,得出Viterbi编码器结构原理图。
关键词：卷积码 VITERBI 网格图 
CDMA手机卷积码编码器的设计与FPGA的实现被引量：2
《陕西工学院学报》2005年第2期1-3,共3页龙光利 
陕西省教育厅科研基金项目(01JK121)。
阐述了卷积编码的原理和CDMA手机卷积码编码器。在MAX+PLUS2软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-3中,测试结果表明,达到了预期的设计要求。
关键词：卷积码编码器 CDMA手机 现场可编程门阵列 
基于FPGA的CDMA基站卷积码编码器的设计
《大众科技》2005年第4期39-40,共2页龙光利 
陕西省教育厅科研基金项目(01JK121)
文章阐述了卷积编码的原理和CDMA基站卷积码编码器,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真,综合后可下载到FPGA器件EPF10K10LC84-3中,测试结果表明达到了预期的设...
关键词：卷积码编码器 CDMA基站 FPGA器件 卷积编码 器件设计 软件平台 波形仿真 设计要求 门阵列 EDA 
通信系统中卷积码编码器的VHDL实现
《实验科学与技术》2004年第4期41-44,共4页蒋青 吕翊 
在通信领域,差错控制技术能有效地改善通信系统的传输性能。在介绍卷积码的基本原理基础上,利用VHDL(超高速集成电路硬件描述语言)实现了(2,1,N)卷积编码器的硬件设计。结果表明,该方法具有设计简单、快速、高效和实时性好等特点。
关键词：差错控制 卷积码编码器 VHDL 
卷积码编码器和Viterbi译码器的FPGA实现
《信息技术》2003年第10期7-9,22,共4页孙磊 
介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原理,并采用TOP-DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Altera公司的FPGA芯片上进行仿真,得到了预期...
关键词：卷积码 编码 解码 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部