SERDES

作品数：225被引量：162H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：池雅庆郭阳梁斌陈建军丁浩更多>>
相关机构：国防科学技术大学电子科技大学东南大学西安电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中国人民解放军总装备部预研基金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 学科=电子电信—信息与通信工程x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA高速Serdes接口的收发模块握手协议设计
《电子科技》2025年第3期82-87,共6页刘正强 洪徐健 孙卫红 
国家重点研发计划(2017YFB0403500)。
为提升FPGA(Field Programmable Gate Array)高速Serdes通讯稳定性,实时监控其通讯状态,文中设计了一种基于K码控制字符的通讯协议。创建标志用户数据帧起始的动态SOF(Start of Frame)和标志结束的静态EOF(End of Frame)两种K码控制字符...
关键词：FPGA SERDES 收发模块 K码 握手协议 通讯监控SOF EOF 
SerDes 链路协同仿真与无源链路优化设计
《电子技术应用》2025年第1期25-28,共4页杜审言 付雷雷 
随着SerDes链路信号传输速率的提升,信道链路经过芯片封装和印刷电路板过孔、AC电容和连接器等,会导致信号完整性(Signal Integrity,SI)挑战进一步增大。提出基于SerDes 32 Gbps-NRZ信道传输系统,优化无源信道中的BGA过孔、AC耦合电容...
关键词：SERDES 无源链路分析 眼图仿真 IBIS-AMI模型 
某平台国产化宽带通用基带处理板设计与实现
《电脑编程技巧与维护》2024年第11期43-46,共4页刘红云 
卫星通信具有链路长、信号衰减大、易受干扰等特点,这对卫星宽带的稳定性和可靠性提出了严峻挑战。因此,卫星宽带抗干扰技术的研究与应用显得尤为重要。研究提出了国产化平台宽带通用基带处理板实现方案,经验证,该平台工作稳定,满足了...
关键词：通信设备 FPGA芯片 CX8242KA芯片 自主可控 SerDes接口协议 超低噪 
基于多模式自适应技术的xPON/xGPON全光组网终端设计与实现
《电脑与电信》2024年第9期28-32,共5页张兆翔 曹秦峰 
为解决现网OLT与ONU设备技术发展不同步的问题,改善传统ONU设备仅支持单一模式的现状,提高其在复杂网络环境中的灵活性和可扩展性,提出了一种基于多模式自适应技术的xPON/xGPON全光组网终端设计方案和实现方法,通过引入最新多模式光器件...
关键词：xPON/xGPON 多模式自适应 智能识别 ONU设备 SERDES 多模式光器件 
一种集成DFE和CDR的56 Gbit/s PAM-4 SerDes接收机设计
《微电子学》2024年第3期450-457,共8页郭嘉乐 张长春 张翼 王静 
国家自然科学基金资助项目(62174090);毫米波国家重点实验室开放课题(K202325)。
基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信...
关键词：四电平脉冲幅度调制 SerDes接收机 判决反馈均衡器 时钟数据恢复 阈值电压跟踪 
基于FPGA的LVDS无时钟数据传输方案设计与实现被引量：4
《电子技术应用》2021年第6期62-66,共5页毕彦峰 李杰 胡陈君 
国家自然科学基金(61973280)。
针对离线式弹载数据采集存储设备小型化需求,设计了一种基于FPGA的LVDS(Low-Voltage Differential Signaling)无时钟高速数据传输系统。在不外挂接口芯片的情况下,用板载时钟代替差分时钟,仅使用一对差分管脚即可完成一路LVDS无时钟数...
关键词：FPGA 无时钟传输 LVDS SERDES 
基于FPGA的光纤传输板卡通用平台设计
《信息通信》2020年第8期139-140,共2页刘川辉 张小辉 史晓杰 
文章提出了一种基于FPGA的光纤传输板卡设计方法。其核心是通过选配不同的外围硬件电路和FPGA内部模块,实现不同类型系列的板卡,可以大大降低设备/板卡的研发周期和风险。该设计硬件架构简单、集成度高。核心功能采用FPGA实现,其代码可...
关键词：FPGA 光端机 高速串行总线 ESSI SERDES 
低成本SerDes在数据采集中的方案设计与应用被引量：4
《电子技术应用》2020年第8期88-91,共4页文科 朱正 马敏舒 
介绍了低成本的1 Gb/s源同步SerDes接口应用原理,并详细阐述了低端FPGA如何与高速数据接口以及如何实现对1 Gb/s数据的可靠采样的解决方案。该接口适用于AD9653等源同步SerDes接口的数据转换器。再配合Spartan-6系列等低端FPGA的应用,...
关键词：1Gb/s采样对准 AD9653 Spartan-6 
Silicon Labs推出业界首家性能和功耗领先的PCI Express Gen 5时钟和缓冲器
《中国集成电路》2019年第5期5-6,共2页Silicon Labs 
Silicon Labs 日前推出了满足最新一代PCI Express■(PCIe■)5.0 规范的完整时钟解决方案组合,能够提供同类最佳的抖动性能,且具有显著的设计余量。Si5332 任意频率时钟系列产品可生成抖动性能达140fs RMS 的PCIe Gen 5 参考时钟,优化了...
关键词：Express PCIe 参考时钟 抖动性能 缓冲器 功耗 SERDES 设计余量 
Cyclone Ⅳ高速串口在微波数据传输中的应用
《电子产品世界》2018年第12期75-78,共4页谢艳 阳胜波 陈忠松 
采用ALTERA Cyclone Ⅳ FPGA内部SERDES实现多路数据的复分解,舍弃了专用的复分解芯片,在降低系统硬件设计复杂度的同时缩小了PCB板的体积以及系统功耗。利用数据提取、缓存、还原等处理方式,去除异步采样带来的数据传输带宽增加的弊端...
关键词：SERDES 高速串口 数据提取 异步采样 微波传输 
全选清除导出
共7页<1234567>
检索报告 对象比较 聚类工具 使用帮助 返回顶部