CACHE结构

作品数：15被引量：11H指数：2
导出分析报告
相关领域：自动化与计算机技术更多>>
相关作者：张民选冯子军晏沛湘陈黎明刘阳更多>>
相关机构：国防科学技术大学中国科学院西安邮电大学中国科学院研究生院更多>>
相关期刊：《中国科学技术大学学报》《上海交通大学学报》《大众科技》《微电子学与计算机》更多>>
相关基金：国家高技术研究发展计划国家自然科学基金国家重点基础研究发展计划西安市科技计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种高效的压缩Page Walk Cache结构
《计算机工程与科学》2020年第9期1521-1528,共8页贾朝阳 张敦博 王琼 沈立 
国家自然科学基金(61972407)。
通用图形处理单元(GPGPU)已被广泛应用于现代高性能计算系统中。GPGPU的单指令多线程执行模型导致快表命中率较低,特别是对于那些不规则应用,需要借助PWC减少实际的页表访问次数。传统PWC中存在很多冗余信息,加之容量有限,实际效果并不...
关键词：通用图形处理器 虚实地址转换 页表遍历缓存 
面向机器学习的高性能SIMT处理器cache的设计与实现被引量：3
《计算机应用与软件》2019年第7期282-286,333,共6页许晓燕 李涛 孙哲 邢立冬 
陕西省重点研发计划项目(2017ZDXM-GY-005);西安市科技局项目(201805040YD18CG24(5))
为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache...
关键词：SIMT处理器 流水线cache结构 替换算法 
浅谈PowerPc8245内部cache结构与映射方式被引量：1
《大众科技》2014年第6期37-38,共2页陈帅 张斌峰 王旭东 
硬实时系统中,从输入到输出的滞后时间必须足够小到一个可以接受的时限内,且实时系统逻辑正确性不仅依赖于计算结果的正确性,还取决于输出结果的时间,PowerPC处理器在这方面的性能很是出色。近年来,PowerPC处理器以其多样化功能和优异...
关键词：CACHE LRU 写回法 写直达法 MMU 
一种基于三维堆叠技术的高可靠性Cache结构
《上海交通大学学报》2013年第1期65-69,共5页孙岩 宋超 黎铁军 张民选 
国家自然科学基金资助项目(60970036;60873212);国家高技术研究发展计划(863)项目(2012AA01A301)
针对三维集成电路的软错误问题,分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性,在分析高速缓冲存储器(Cache)中各部分软错误易感性的基础上,提出了一种基于三维堆叠技术的高可靠性Cache结构R3D-Cache,利用三维堆叠芯片的层间屏蔽效...
关键词：三维堆叠 高速缓冲存储器 可靠性 软错误 
一种低开销的异构可变相联度二级Cache结构被引量：1
《计算机工程与科学》2013年第1期47-51,共5页晏沛湘 杨先炬 张民选 
国家自然科学基金资助项目(60970036;60873016);国家863计划资助项目(2009AA01Z124)
V-Way Cache结构利用存储访问在组之间分布的不均匀性,根据需求动态调整组相联度,具有比传统Cache结构更有效的资源利用率。然而,V-Way Cache结构组相联度调整以增大Tag阵列容量为代价,增加了面积、功耗等开销,且Tag阵列利用率不高。对V...
关键词：CACHE 低开销 异构结构 替换策略 
基于2D Cache结构的H.264运动补偿访存带宽优化方法被引量：1
《计算机研究与发展》2012年第1期55-63,共9页汪文祥 张广飞 沈海华 
国家"八六三"高技术研究发展计划基金项目(2008AA010901);国家自然科学基金项目(60736012;60921002;61070025);国家"九七三"重点基础研究发展计划基金项目(2005CB321600);"核高基"国家科技重大专项基金项目(2009ZX01028-002-003;2009ZX01029-001-003)
H.264/AVC的运动补偿处理环节需要消耗大量的内存访问带宽,这成为制约其性能的关键因素.分析表明,如此巨大的带宽消耗具体来自5个方面:像素数据的重复读取、地址对齐、突发访问、SDRAM页切换和内存竞争冲突.提出一种基于2D Cache结构的...
关键词：2DCache SDRAM H.264/AVC 运动补偿 带宽优化 
分簇处理器中分簇投机的L0 Cache设计
《微电子学与计算机》2010年第7期15-20,共6页杨兵 毛志刚 陈晓 尹捷明 
处理器分簇技术是进一步提高超标量处理器性能的一种有效手段,实现了更大指令窗口和发射宽度的同时对Cache系统提出了严峻要求,需要一种访存延迟更小、扩展性更强的Cache结构.采用分簇投机的L0 Cache结构,处理器在访存时投机访问各簇内...
关键词：分簇处理器 CACHE结构 投机访问 
片上非一致Cache体系结构研究被引量：1
《计算机工程与科学》2009年第8期93-98,共6页贾小敏 黄彩霞 张民选 孙彩霞 齐树波 
随着集成电路制造工艺的发展,片上集成大容量Cache成为微处理器的发展趋势。然而,互连线延迟所占比例越来越大,成为大容量Cache的性能瓶颈,因此需要新的Cache体系结构来克服这些问题。非一致Cache体系结构通过在Cache内部支持多级延迟...
关键词：非一致Cache结构 多级延迟 块迁移 片上多核 
片上多处理器中延迟和容量权衡的cache结构被引量：3
《计算机研究与发展》2009年第1期167-175,共9页肖俊华 冯子军 章隆兵 
国家自然科学基金项目(60673146,60603049,60703017,60736012);国家“八六三”高技术研究发展计划基金项目(2006AA010201,2007AA01Z114);国家“九七三”重点基础研究发展规划基金项目(2005CB321600)~~
片上多处理器中二级cache的设计面临着延迟和容量不能同时满足的矛盾,私有结构有较小的命中延迟但是减少了cache的有效容量,共享结构能增加cache的有效容量但是有较长的命中延迟.提出了一种适用于CMP的cache结构——延迟和容量权衡的ca...
关键词：片上多处理器 TCLC 二级CACHE 复制 迁移 中心放置 
Cache结构的低功耗可重构技术研究
《单片机与嵌入式系统应用》2009年第1期18-19,30,共3页殷婧 
在分析Cache性能的基础上介绍了当前低功耗Cache的设计方法,提出了一种可重构Cache模型和动态可重构算法。Cache模型能够在程序运行过程中改变相联度和大小,动态可重构算法能够在运行时针对不同的应用程序对可重构Cache进行配置。通过对...
关键词：CACHE 低功耗 可重构 体系结构 CPU 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部