二级CACHE

作品数：12被引量：23H指数：3
导出分析报告
相关领域：自动化与计算机技术更多>>
相关作者：樊晓桠鲁建壮靳强张民选周宏伟更多>>
相关机构：国防科学技术大学西北工业大学中国科学院中国电子科技集团第五十八研究所更多>>
相关期刊：《科学技术与工程》《计算机工程与应用》《电子学报》《电脑爱好者》更多>>
相关基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划国防科技技术预先研究基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
R-DSP中二级Cache控制器的优化设计
《电子与封装》2024年第7期63-68,共6页谭露露 谭勋琼 白创 
湖南省教育厅优秀青年科研项目(22B0287)。
针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处...
关键词：DSP 二级CACHE 存储结构 并行处理 存储保护 带宽管理 
一种步长自适应二级cache预取机制被引量：6
《计算机工程与应用》2011年第29期56-59,共4页靳强 郭阳 鲁建壮 
国家自然科学基金(the National Natural Science Foundation of China under Grant No.61070036)
随着集成电路制造工艺的快速发展,片上实现大容量的cache成为可能,这从很大程度上降低了cache的失效率,与此同时,大容量的cache发生失效时的开销也更加显著。通过分析cache失效行为,设计了一种新的二级cache步长自适应预取机制,该机制...
关键词：预取 步长自适应 二级CACHE 信心系统机制 
多核多线程处理器二级Cache预取结构的设计被引量：4
《计算机工程与应用》2009年第10期69-71,91,共4页杨可 樊晓桠 王党辉 
国家自然科学基金重点项目No.60736012;国家自然科学基金No.60773223~~
合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器,讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析,结果表明混合预取结构可有效提高处理器的整体性能。特别是采用...
关键词：混合预取 多核多线程 二级CACHE 命中率 
片上多处理器中延迟和容量权衡的cache结构被引量：3
《计算机研究与发展》2009年第1期167-175,共9页肖俊华 冯子军 章隆兵 
国家自然科学基金项目(60673146,60603049,60703017,60736012);国家“八六三”高技术研究发展计划基金项目(2006AA010201,2007AA01Z114);国家“九七三”重点基础研究发展规划基金项目(2005CB321600)~~
片上多处理器中二级cache的设计面临着延迟和容量不能同时满足的矛盾,私有结构有较小的命中延迟但是减少了cache的有效容量,共享结构能增加cache的有效容量但是有较长的命中延迟.提出了一种适用于CMP的cache结构——延迟和容量权衡的ca...
关键词：片上多处理器 TCLC 二级CACHE 复制 迁移 中心放置 
一种基于Open Vera实现的L2 cache验证平台
《微电子学与计算机》2008年第11期216-218,221,共4页陈莹 樊晓桠 
国防"十五"预研基金项目(41308010108)
随着设计复杂度的不断增加和设计规模的不断增大,传统的验证工具已难以适应当前功能验证的要求.Vera为验证增添了强大的语言能力.使用Vera建立验证平台,它独有的特性能够隐藏设计中的复杂性,从而使testbench的编写更见简洁.通过使用动...
关键词：验证 VERA 二级CACHE “龙腾R2” 验证平台 
片上二级cache漏流功耗控制策略研究被引量：1
《电子学报》2008年第8期1532-1537,共6页周宏伟 欧国东 齐树波 张民选 
国家自然科学基金(No.60703074)
随着工艺尺寸缩小和处理器频率的提高,大容量的片上L2 cache成为处理器漏流功耗的主要来源.提出的保守多状态(C-SP&SD)和推断多状态(S-SP&SD)两种L2 cache漏流功耗控制策略能够将状态保留(State-Preserving)与状态破坏(State-Destroying...
关键词：二级 CACHE 漏流 功耗 
一种微处理器二级Cache的优化设计被引量：4
《科学技术与工程》2008年第9期2356-2359,2364,共5页王思瑶 樊晓桠 肖楠 
国家自然科学基金(60513107)资助
现代微处理器设计中,多级Cache是弥补CPU和存储器之间速度差异的有效途径之一,其中二级Cache对于提高存储系统的性能有着重要的作用。提出了一种支持多处理器系统的32位RISC处理器"龙腾"R2的二级Cache单元的设计方案,讨论了如何用MEI协...
关键词：二级CACHE 多处理器系统 MEI协议 存储一致性 
面向CMP体系结构的二级CACHE替换算法设计
《小型微型计算机系统》2007年第12期2277-2281,共5页张骏 樊晓桠 刘松鹤 
国家自然科学基金项目(60573107)资助;国家自然科学基金项目(60573143)资助
片上多处理器体系结构(CMP)能够有效地挖掘程序线程级和指令级的并行性.典型的CMP体系结构中二级CACHE被多个处理器内核共享,这提高了二级CACHE利用率并且能避免复制存储器硬件资源.但内核的分支误预测导致错误路径上的LOAD缺失向共享...
关键词：片上多处理器 高速缓存 替换算法 
片内二级Cache的静态功耗优化技术研究被引量：2
《计算机工程与科学》2007年第3期77-79,90,共4页张承义 张民选 
国家自然科学基金资助项目(60376018;60273069;90207011)
随着集成电路制造工艺进入超深亚微米阶段,静态功耗在微处理器总功耗中所占的比例越来越大,尤其是片上二级Cache。在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化静态功耗成为业界研究的热点。本文提出了一种ADSR算法...
关键词：微处理器 二级CACHE 静态功耗 ADSR 
“龙腾”R2微处理器Cache单元的设计与实现被引量：1
《计算机工程与应用》2006年第17期22-25,共4页屈文新 樊晓桠 
国家自然科学基金资助项目(编号:60573143)
合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R...
关键词：高速缓冲存储器 一级Cache 二级CACHE CACHE一致性 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部