周宏伟

作品数：20被引量：26H指数：3
导出分析报告
供职机构：国防科学技术大学更多>>
发文主题：处理器芯片多核处理器CACHE报文更多>>
发文领域：自动化与计算机技术电子电信航空宇航科学技术更多>>
发文期刊：《电子学报》《计算机研究与发展》《高性能计算技术》《上海交通大学学报》更多>>
所获基金：国家自然科学基金国家科技重大专项国家高技术研究发展计划国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
多芯粒网络中负载均衡的死锁解决算法
《国防科技大学学报》2025年第2期146-154,共9页周宏伟 陈志强 曾坤 邓让钰 
国家部委基金资助项目(31513010502)。
针对多芯粒网络中存在跨芯粒的死锁问题以及链路故障导致的网络连通性问题,提出一种面向多芯粒网络的优化报文重传机制。通过在重传机制中使用“报文合并”功能来减少控制报文的数目,降低网络的负载;通过使用“报文转发”功能并采用转...
关键词：芯粒 容错 死锁 重传 
面向多核处理器的可配置缓存一致性协议设计与实现被引量：5
《计算机研究与发展》2021年第6期1166-1175,共10页陈志强 周宏伟 冯权友 邓让钰 
并行与分布处理国防科技重点实验室基金项目(WDZC20205500117)。
多核处理器需要维护缓存的一致性问题.基于目录的一致性协议具有较好的扩展性、较低的延迟,应用较多.分布式目录访问带宽高、目录查询速度快、物理实现灵活.分布式目录一致性协议设计复杂度高,验证困难,为了降低自主CPU研发和产业化的风...
关键词：多核处理器 一致性协议 可配置 容错 死锁 
一种多核处理器直连接口QoS的设计与验证被引量：4
《计算机工程与科学》2021年第4期620-627,共8页罗莉 周宏伟 周理 潘国腾 周海亮 刘彬 
国家重点研发计划(2018YFB0204301)。
多核处理器直接互连构建多路并行系统,一直是提高高性能计算机并行性的主要方式。主要研究多核处理器直连接口的QoS设计,通过直连接口完成跨芯片的Cache一致性报文有效、可靠传输,实现共享主存的SMP系统。详细阐述了直连接口各个协议层...
关键词：多核处理器直连接口 SMP系统 QoS设计 UVM验证 
需求不断提升:后摩尔时代下通用多核处理器的机遇和挑战
《前沿科学》2018年第4期27-31,共5页徐炜遐 王永文 黄立波 赵振宇 邓让钰 周宏伟 
微处理器技术持续发展为现代信息技术革命提供了源源不断的计算力。然而,由于受到制造工艺、功耗密度、成本和传统应用内固有并行能力等的约束,单纯提升处理器核心频率以提高性能变得异常艰难。
关键词：多核处理器 摩尔 信息技术革命 微处理器技术 持续发展 制造工艺 核心频率 并行 
众核处理器访存链路接口的FPGA验证被引量：3
《国防科技大学学报》2018年第3期176-182,共7页周宏伟 徐实 王忠奕 杨乾明 冯权友 邓让钰 窦强 
国家自然科学基金资助项目(61303069;61472432;61602498);核高基重大专项基金资助项目(2015ZX01028101)
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User ...
关键词：众核处理器 访存 链路 现场可编程门阵列 验证 
65nm工艺双层三维静态存储器的软错误分析与评估
《国防科技大学学报》2016年第5期20-25,共6页李鹏 郭维 赵振宇 张民选 邓全 周宏伟 
国家自然科学基金资助项目(61373032;61303069);高等学校博士学科点专项科研基金资助项目(20124307110016)
新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划...
关键词：三维静态存储器 软错误 分析平台 翻转截面 单粒子翻转 多位翻转 
频率2GHz的16核处理器二级缓存设计
《上海交通大学学报》2013年第1期108-112,117,共6页李永进 邓让钰 晏小波 衣晓飞 周宏伟 张英 
核高基重大专项(2009ZX01028-002-002);国家自然科学基金项目(61170045)资助
提出了针对多核处理器的2级缓存L2Cache设计方案,以高效地处理访存请求.采用优化的目录协议维护与1级缓存L1Cache的数据一致性,并结合片上目录来维护L2Cache之间及其与3级缓存L3Cache之间的一致性;在L2Cache设计中,提出了基于MESIA-F的C...
关键词：多核处理器 2级缓存 MESIA-F协议 
多核处理器验证中存储数据错误快速定位机制被引量：2
《国防科技大学学报》2012年第6期1-6,共6页周宏伟 邓让钰 李永进 晏小波 窦强 
国家"核高基"重大专项资助项目(2009ZX01028-002-002);国家自然科学基金资助项目(61103011;61170045)
提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被...
关键词：多核处理器 验证 存储数据错误 定位机制 
一种监听均衡的片上多处理器Cache一致性协议
《高性能计算技术》2012年第5期13-17,共5页李永进 邓让钰 周宏伟 
本文获国家自然科学基金（61103011）和核高基重大专项（2009ZX01028-002-002）的资助.
基于目录的Cache一致性协议在片上多处理器（CMP：Chip Multiprocessor）中被广泛采用，监听是该协议中频繁使用的一类事务。过多地监听某个处理器核的私有Cache会干扰该核的正常读写操作，降低其访存带宽，这种现象随着CMP处理器中核...
关键词：片上多处理器 CACHE一致性 监听 监听均衡 
Cache漏流功耗的自适应优化:动态容量调整
《国防科技大学学报》2011年第6期17-23,共7页张承义 郭维 周宏伟 
国家自然科学基金资助项目(60970036);国家863高技术资助项目(2009AA01Z124);国家"核高基"重大专项"超高性能CPU新型架构研究"资助项目(2011ZX01028-001-001)
当集成电路制造工艺水平发展到超深亚微米阶段,漏流功耗所占的比例越来越大,成为微处理器功耗的重要来源。漏流功耗同电压、漏电流和晶体管数量等因素密切相关。Cache是微处理器中面积较大的部件,对其漏流功耗进行优化是微处理器低功耗...
关键词：微处理器 高速缓冲存储器 漏流功耗 容量调整 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部