鲁建壮

作品数：16被引量：37H指数：3
导出分析报告
供职机构：国防科学技术大学更多>>
发文主题：硬件开销微处理器处理器片上网络CACHE更多>>
发文领域：自动化与计算机技术电子电信文化科学医药卫生更多>>
发文期刊：《计算机工程与应用》《电子学报》《微电子学与计算机》《高性能计算技术》更多>>
所获基金：国家自然科学基金国家高技术研究发展计划国家教育部博士点基金湖南省自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
可变流水级SM4加解密算法硬件设计及FPGA实现被引量：3
《计算机工程与科学》2024年第4期606-614,共9页朱麒瑾 陈小文 鲁建壮 
SM4加解密算法作为我国第一个商用密码算法,凭借其算法结构简单易实现、加解密速度快和安全性高等优点,被广泛应用在数据加密存储和信息加密通信等领域中。以可变流水级SM4加解密算法硬件设计以及FPGA实现为研究课题,重点研究了不同流...
关键词：SM4 流水线设计 ZYNQ AXI APB 
一种定制片上网络设计探索算法的设计与实现
《计算机工程与科学》2023年第6期970-978,共9页葛一漩 李晨 陈小文 鲁建壮 郭阳 
国家自然科学基金(62202478);国防科技大学校科研项目(ZK20-04)。
设计定制片上网络以满足不同特定应用需求已经成为片上网络设计的发展趋势。定制专用系统一般由各种不同类型的设备组成,将这些设备映射到传统的规则网络拓扑上可能导致较低的性能/开销比。基于精细化设计的定制片上网络成为领域专用系...
关键词：定制网络 片上网络 拓扑生成 
一种自主设计的面向E级高性能计算的异构融合加速器被引量：12
《计算机研究与发展》2021年第6期1234-1237,共4页刘胜 卢凯 郭阳 刘仲 陈海燕 雷元武 孙海燕 杨乾明 陈小文 陈胜刚 刘必慰 鲁建壮 
国家重点研发计划项目(2018YFB0204301课题1)。
高性能计算(high performance computing,HPC)是推动科学技术发展的基础性领域之一,当前,作为超级计算机系统“下一个明珠”的E级高性能计算时代已经来临.面向E级高性能计算的加速器领域成为了全球高端芯片的竞技场.国际上,AMD、英伟达...
关键词：高性能计算 加速器 异构融合体系结构 自主设计 高效能 
多GPU系统虚实地址转换架构研究
《计算机工程与科学》2021年第2期228-234,共7页魏金晖 李晨 鲁建壮 
国防科技大学科研计划(ZK20-04);重点实验室基金(6142110180102);湖南省科技计划(2018XK2102);国家重点研发计划(2018YFB0204301)。
近年来,随着大数据的发展,GPU应用的数据集规模急剧增加,这对GPU的处理能力提出了挑战。由于摩尔定律即将达到极限,提升单一GPU的性能变得越发困难,而多GPU系统通过提升GPU处理器级的并行性,成为应对该挑战的一种解决方案。GPU制造商对...
关键词：多GPU系统 内存虚拟化 地址转换架构 
采用S-Tag的M-DSP片上存储DMA访问优化
《国防科技大学学报》2018年第6期112-117,共6页鲁建壮 孙书为 陈胜刚 陆文远 
国家自然科学基金资助项目(61402499;61402500;61602493)
针对自主设计的M-DSP,提出并设计实现了一种基于Tag副本(S-Tag)的片上SRAM DMA访问数据相关性维护机制,该机制以流水化方式实现,在基本对CPU无打扰的前提下,有效支撑了DMA数据的无阻塞传递。仿真和芯片实测结果表明,该机制硬件开销较小...
关键词：Cache+RAM结构 S-Tag DMA传输 数据一致性 
一种高效的DMA核间同步传输方法被引量：1
《计算机工程与科学》2016年第1期52-56,共5页田玉恒 马胜 鲁建壮 杨柳 
国家自然科学基金(61303065);教育部博士点基金(20134307120028);湖南省自然科学基金(JC13-06-02);国防科学技术大学科研计划项目(JC13-06-02)
对HPL基准程序的高速处理亟需一种能满足算法需求的高效DMA传输方式,同时DDR访问效率也直接决定了算法的运行速度。GEMM算法的操作占整个HPL基准程序操作的90%,为了提高该算法的处理速度,结合DDR访问特点,提出了一种基于核间同步的点对...
关键词：DMA 核间同步 多核DSP 传输方法 
多核DSP系统的L2 Cache优化设计被引量：1
《高性能计算技术》2013年第6期52-57,共6页苏萍 鲁建壮 
本文获得国家自然科学基金（61070036）资助.
摘要本文根据多核数字信号处理器（Multi．coreDSP）片上存储器的特点，针对其二级缓存／静态随机存储器（L2Cache／SRAM）采用以下几种策略进行了设计和改进。首先去除两级缓存之间的数据包含性，从而降低了二级缓存（L2Cache）替换造...
关键词：多核DSP 缓存不包含 影子标签 数据体共用 
一种步长自适应二级cache预取机制被引量：6
《计算机工程与应用》2011年第29期56-59,共4页靳强 郭阳 鲁建壮 
国家自然科学基金(the National Natural Science Foundation of China under Grant No.61070036)
随着集成电路制造工艺的快速发展,片上实现大容量的cache成为可能,这从很大程度上降低了cache的失效率,与此同时,大容量的cache发生失效时的开销也更加显著。通过分析cache失效行为,设计了一种新的二级cache步长自适应预取机制,该机制...
关键词：预取 步长自适应 二级CACHE 信心系统机制 
存储器内建自测试的程序控制方法
《微电子学与计算机》2011年第3期182-185,共4页刘蓬侠 鲁建壮 
教育部"高性能微处理器技术"创新团队基金
文中提出了一种利用处理器的指令系统编写特定程序,通过程序运行来控制完成整个存储器内建自测试过程的方法.基于此方法的设计已经成功应用于一款处理器中,有效地提高了芯片的可测试性和应用系统的容错性.
关键词：存储器 内建自测试 指令系统 程序 
一种并行指令Cache的设计与实现被引量：2
《微电子学与计算机》2007年第12期147-149,共3页刘宗林 马卓 鲁建壮 唐涛 
国家自然科学基金项目(60573173)
为提高通用微处理器的执行效率,研究了高性能指令Cache的体系结构和设计方法。设计了高速并行指令Cache的系统架构,将Cache体访问与线形地址到物理地址的地址转换并行操作,成功实现一个时钟周期内完成地址转换和指令读出的设计目标。详...
关键词：X86结构 指令CACHE TLB 替换策略 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部