超前进位加法器

作品数：55被引量：94H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：王礼平刘伟强王成华王观凤刘杰更多>>
相关机构：南京航空航天大学中南民族大学西安电子科技大学国防科学技术大学更多>>
相关期刊：《山西电子技术》《信息安全与通信保密》《武汉理工大学学报（交通科学与工程版）》《计算机与数字工程》更多>>
相关基金：国家自然科学基金安徽省高校省级自然科学研究项目国家民委科研基金国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-7
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于差异和模块重构技术的动态可重构设计被引量：2
《微电子学与计算机》2010年第11期51-54,共4页王开宇 夏书峰 刘东旭 
传统的动态重构方案分为基于差异的部分重构和基于模块的动态重构,两种方案存在各自的应用范围.提出了一种将两种方案的优势结合的设计理念,既提高了重构速度又为系统的升级提供了可扩展平台.具体设计了一个由4种不同的超前进位加法器...
关键词：动态重构 基于差异部分重构 基于模块部分重构 超前进位加法器 
6加数并行加法器及扩展接口的研究被引量：1
《微电子学与计算机》2009年第12期27-30,共4页刘杰 易茂祥 
安徽省高校省级自然科学研究资金项目(2006KJ042B)
提出了一种6个加数的并行加法器及其接口扩展的研究方案.论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想.最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证.实验结果说明了所提加法器的设计合理性,也证明了该加法器对6个加...
关键词：算术逻辑运算单元 加法器 超前进位加法器 
TC^2CLA的混合模块延迟公式及优化序列被引量：2
《微电子学与计算机》2008年第11期64-67,71,共5页王元媛 王礼平 
为提高长加法器的运算速度,扩展操作位数,提出了一种加法器结构——混合模块顶层进位级联超前进位加法器(TC2CLA).该结构将层数Mj>1的CLA模块底层进位级联改为顶层超前进位单元进位级联.在CLA单元电路优化和门电路标准延迟时间tpd的基础...
关键词：超前进位加法器 顶层进位级联 混合模块 延迟时间公式 速度优化序列 
基于DSP处理器的加法器的设计被引量：1
《微电子学与计算机》2007年第12期180-182,共3页应继宏 张盛兵 
从延迟、功耗、面积等方面对加法器的实现方式性能的比较,适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点,而采用超前进位加法器的两种设计方案,通过两种方案性能对比和结果分析,最终采用4位一组的分组结构,完成了DSP处理...
关键词：数字信号处理器 加法器 超前进位加法器 
高速可重组16×16乘法器的设计被引量：5
《微电子学与计算机》2007年第6期120-122,共3页李磊 赵建明 
湖南省教育厅项目(04C346;05C404)
介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式...
关键词：乘法器 BOOTH算法 Wallace树形结构 超前进位加法器 流水 
混合模块无等待时间序列超前进位加法器设计被引量：3
《微电子学与计算机》2005年第12期12-15,20,共5页王元媛 王礼平 
在不增加超前进位加法器模块延迟时间的条件下,为最大限度地扩展操作位数,在分析混合模块超前进位加法器(CLA)延迟时间公式的基础上提出了混合模块无等待时间序列超前进位加法器。给出了混合模块CLA的无等待时间序列和无等待时间完全序...
关键词：超前进位加法器 混合模块 无等待时间序列 延迟时间公式 操作位数 优化设计 
超前进位加法器混合模块延迟公式及优化序列被引量：4
《微电子学与计算机》2005年第1期152-155,共4页王礼平 王观凤 
为扩展操作位数提出了一种更具普遍性的长加法器结构──混合模块级联超前进位加法器。在超前进位加法器(CLA)单元电路优化和门电路标准延迟模型的基础上,由进位关键路径推导出混合模块级联CLA的模块延迟时间公式,阐明了公式中各项的意...
关键词：超前进位加法器(CLA) 混合模块 延迟时间公式 速度优化序列 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部