付大鹏

作品数：2被引量：6H指数：1
导出分析报告
供职机构：贵州大学更多>>
发文主题：异步FIFO存储器HDLVERILOG亚稳态更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《中国科技信息》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的高速异步FIFO存储器的设计与实现被引量：6
《中国科技信息》2009年第2期90-91,94,共3页罗先哲 张仁喆 付大鹏 
本文在介绍异步FIFO基本原理及结构的基础上,采用Verilog HDL硬件描述语言对异步FIFO存储器进行了RTL级设计。在设计中采用格雷码对读写地址进行编码,有效的避免了亚稳态的产生;并使用ALTERA公司的集成开发环境QuartusⅡ7.0对设计进行...
关键词：异步FIFO FPGA 格雷码 亚稳态 VERILOG HDL 存储器 
一种基于密勒补偿的误差放大器的分析与设计
《中国科技信息》2009年第2期114-115,共2页张仁喆 付大鹏 吴宗桂 邓爱枝 杨健 
本文分析了误差放大器的原理,并对带有密勒补偿的误差放大器的整体结构进行了可行的设计及实现。设计工艺采用CSMC公司的0.5μm CMOS,在3V的电源电压下,通过Hspice进行前仿真验证,得到其开环增益A_v≈71dB,电源抑制比PSEP≈62dB.相位裕...
关键词：CMOS 误差放大器 密勒补偿 相位裕度 开关电源 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部