袁秋香

作品数：2被引量：1H指数：1
导出分析报告
供职机构：国防科学技术大学计算机学院并行与分布处理国家重点实验室更多>>
发文主题：DFTBISTJTAGIP核高速接口更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《计算机研究与发展》《高性能计算技术》更多>>
所获基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
DDR3 PHY的DFT集成设计和验证
《高性能计算技术》2012年第5期30-35,共6页袁秋香 方粮 
本文获国家“863”高技术研究与发展计划基金项目（2011BAH04B05）的资助.
目前，为了加快芯片的上市周期，SoC（System on Chip）更趋向于使用可复用的IP（Intellectual Property）核。由于高速内存接口DDR3采用了8次预取技术，其主流速度可以达到800Mbps，因而也备受青睐。当DDR3PHY作为一个高速IP核时，其DF...
关键词：DDR3 PHY DFT集成设计和验证 LOOPBACK JTAG降频采样 
一种能有效降低Memory BIST功耗的方法被引量：1
《计算机研究与发展》2012年第S1期94-98,共5页袁秋香 方粮 李少青 刘蓬侠 余金山 徐长明 
国家"八六三"高技术研究与发展计划基金项目(2011BAH04B05)
随着系统芯片(SoC)上存储器比重的日趋增加和Memory BIST(memory built-inself-test)的广泛应用,对较低测试功耗的嵌入式Memory BIST的设计要求越来越高,因为测试功耗一般为系统正常工作时的两倍多,而过高的功耗会烧毁电路和降低芯片成...
关键词：MEMORY BIST 时钟域 串并结合 最大功耗 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部