张庆祥

作品数:6被引量:2H指数:1
导出分析报告
供职机构:哈尔滨工业大学更多>>
发文主题:雷达雷达目标检测脉压恒虚警检测航迹更多>>
发文领域:电子电信更多>>
发文期刊:《现代电子技术》《无线电工程》《电子技术应用》更多>>
所获基金:国家自然科学基金更多>>
-

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
条 记 录,以下是1-6
视图:
排序:
基于TMS320C6678的粒子群算法并行设计
《电子技术应用》2018年第2期23-26,共4页张庆祥 郭绪涛 王晶 
国家自然科学基金(61401120)
针对粒子群算法在实际应用中的实时性需求,对算法的并行性进行分析,并根据TMS320C6678多核处理器的架构特点,设计出局部并行全局串行的并行模型,高效地将应用程序映射到多核处理器中。实验数据表明,该设计充分发挥了TMS320C6678的性能优...
关键词:粒子群算法 TMS320C6678 并行处理 加速比 
基于FPGA的某ISAR成像数字中频接收机实现
《现代电子技术》2015年第23期60-63,共4页张庆祥 尹程 成立涛 
国家自然科学基金重点基金(61032011)
根据软件无线电理论设计了一种应用于逆合成孔径雷达成像系统的数字化中频接收机,提出了一种可变抽取因子的数字下变频方案,可以大大提高接收机系统的灵活性。该数字化中频接收机最终在XilinxVirtex,6FPGA上实现,可保证在不发生频...
关键词:数字中频接收机 数字下变频 多速率信号处理 抽取因子 
基于FPGA的频谱分析处理器设计与应用
《微计算机信息》2009年第8期183-184,共2页张庆祥 邓伟 
本文介绍了数字接收机ICS554的结构,使用其中的FPGA完成频谱分析处理器的设计工作。整个设计采用流水方式,提高了系统时钟频率,对数据完成了缓存、加窗、快速傅立叶变换处理。实验结果表明此处理器高速地实现了频谱分析功能,满足实时信...
关键词:ICS554 快速傅立叶变换 FPGA 
基于ADSP21160的高速并行信号处理板的设计被引量:2
《电子技术应用》2003年第10期76-77,80,共3页蒙修德 张庆祥 
介绍了利用4片ADSP21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可通过链接口及VME总线接口进行通信,板间数据吞吐量达1280MByte/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该...
关键词:ADSP21160 高速并行信号处理板 雷达 高速电路设计 信号完整性 
基于SHARC的32通道高速实时数据采集板的设计
《无线电工程》2003年第8期36-37,55,共3页孙德丰 张庆祥 
该文针对高频雷达信号处理机中多通道模拟信号的数据采集要求,基于SHARC处理器设计了一块32通道的实时数据采集板。给出了系统框图、FPGA设计功能框图以及相关的抗干扰措施等。
关键词:SHARC 实时数据采集板 处理器 高频雷达 FPGA 信号处理机 VME总线 
基于ADSP21160的高速并行信号处理板设计
《电子工程师》2003年第6期49-51,共3页蒙修德 张庆祥 
利用 4片ADSP2 116 0处理器设计雷达高速并行信号处理板 ,整板的峰值运算能力达 24 0 0MFLOPS ,板间数据吞吐量达 12 80MBytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。运用高速电路设计方法设计电路 ,进行了信号完...
关键词:ADSP21160 高速并行信号处理板 雷达 高速设计 信号完整性 电路板 
检索报告 对象比较 聚类工具 使用帮助 返回顶部