单毅

作品数：3被引量：5H指数：1
导出分析报告
供职机构：中国科学院上海微系统与信息技术研究所更多>>
发文主题：静电保护电路SOI工艺电路比较器单粒子效应更多>>
发文领域：电子电信自动化与计算机技术经济管理电气工程更多>>
发文期刊：《半导体技术》更多>>
所获基金：中国科学院重点部署项目更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种低噪声高电源抑制比的带隙基准源被引量：1
《半导体技术》2023年第7期591-599,共9页徐敏航 张振伟 郎莉莉 刘海静 单毅 董业民 
基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅...
关键词：带隙基准源(BGR) 低噪声 高电源电压抑制比(PSRR) CMOS工艺 低功耗 
基于FPGA的ASIC芯片抗辐射性能评估系统被引量：3
《半导体技术》2021年第3期249-254,共6页刘海静 王正 单毅 董业民 
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还...
关键词：专用集成电路(ASIC) 抗辐射 现场可编程门阵列(FPGA) 单粒子翻转(SEU) 性能评估 
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计被引量：1
《半导体技术》2018年第5期335-340,400,共7页张宇飞 余超 常永伟 单毅 董业民 
中国科学院重点部署项目(KGFZD-135-16-015)
基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固...
关键词：标准单元库 单粒子效应(SEE) 双互锁存储单元(DICE) 抗辐射加固设计(RHBD) 绝缘体上硅(SOI) 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部