李笑盈

作品数：4被引量：36H指数：3
导出分析报告
供职机构：北京科技大学计算机与通信工程学院更多>>
发文主题：电路设计FPGAFPGA设计集成电路EDA工具更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《微处理机》《电子技术应用》《计算机工程与应用》更多>>
所获基金：国家高技术研究发展计划高等学校骨干教师资助计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
浮点加法运算器前导1预判电路的实现被引量：4
《计算机工程与应用》2002年第21期142-143,146,共3页李笑盈 孙富明 夏宏 
提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行...
关键词：浮点加法运算器 前导1预判电路 规格化 设计 逻辑仿真 
FPGA模拟MBUS总线的实现被引量：1
《微处理机》2002年第4期10-13,共4页孙富明 李笑盈 汤春林 王建东 
讨论了利用FPGA工具实现MBus总线的原理、方法,以实际操作介绍了FPGA设计流程,并给出FPGA常用设计技巧。
关键词：MBUS总线 XILINX FPGA 可编程逻辑器件 
基于多种EDA工具的FPGA设计被引量：25
《电子技术应用》2002年第1期70-73,共4页孙富明 李笑盈 
介绍了利用多种EDA工具进行FPGA设计的实现原理及方法,其中包括设计输入、综合、功能仿真、实现、时序仿真、配置下载等具体内容。并以实际操作介绍了整个FPGA的设计流程。
关键词：FPGA 电路设计 集成电路 
浮点开方运算单元的电路设计被引量：6
《计算机工程与应用》2001年第11期39-41,87,共4页夏宏 李笑盈 王攻本 
国家"863项目-高性能CPU芯片的研究与开发"主题资助;教育部<高等学校骨干教师资助计划>项目资助;教育部"优秀青年教师基金"资
文章提出了一种基于逐位循环开方算法，"四位一开方"的浮点开方运算单元的电路设计方案，使限制周期时间的循环迭代部分的门级数降低到14级。按14级门延时为周期时间计算，完成一个IEEE单、双精度浮点数的开方运算分别需要15和29周期。...
关键词：微处理器 浮点开方运算单元 电路设计 浮点运算器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部