尹蕾

作品数：3被引量：14H指数：2
导出分析报告
供职机构：中国工程物理研究院电子工程研究所更多>>
发文主题：VERILOGMIL-STD-1553B总线FPGA编解码器基于FPGA更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《西安建筑科技大学学报（自然科学版）》《电子设计工程》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于SATAⅡ协议的CRC32并行算法的研究
《电子设计工程》2012年第20期43-45,共3页朱佳齐 尹蕾 许晏 陈泉根 
在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协...
关键词：CRC32 并行算法 SATA VERILOG 
NAND Flash固态存储卡的设计与实现被引量：3
《西安建筑科技大学学报（自然科学版）》2012年第2期300-304,共5页尹蕾 
描述了一种基于CPCI的高速固态存储板卡的设计和实现.该存储卡用于某项目中频采样存储设备上,提供中频信号的采集存储、回放及分析等功能.该存储板卡采用NAND Flash作为固态存储体,利用FP-GA作为固态盘的存储控制器,同时采用文件的方式...
关键词：NAND FLASH CPCI 流水线 坏块 
基于FPGA的曼彻斯特编解码器设计被引量：11
《电子设计工程》2011年第23期171-173,177,共4页汤晓曦 尹蕾 许晏 陈泉根 
自上世纪80年代以来,MIL-STD-1553B总线标准已广泛应用于海陆空三军,但是其核心编解码芯片多为国外生产,为实现自主研发,设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言(Verilog)设计电路,...
关键词：MIL-STD-1553B总线 曼彻斯特码 FPGA VERILOG 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部