国家自然科学基金(90207011)

作品数：13被引量：22H指数：3
导出分析报告
相关作者：邢座程张民选陈海燕邓让钰曾献君更多>>
相关机构：国防科学技术大学湖南广播电视大学重庆大学第三军医大学更多>>
相关期刊：《计算机研究与发展》《计算机工程》《计算机学报》《计算机与现代化》更多>>
相关主题：TLB微体系结构多线程处理器处理器FPGA仿真更多>>
相关领域：自动化与计算机技术电子电信更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于修正LRU的压缩Cache替换策略被引量：3
《计算机工程》2008年第18期7-9,16,共4页田新华 欧国东 张民选 
国家自然科学基金资助项目(90207011)
以优化压缩cache的替换策略为目标,提出一种优化的基于修正LRU的压缩cache替换策略MLRU-C。MLRU-C策略能利用压缩cache中额外的tag资源,形成影子tag机制来探测并修正LRU替换策略的错误替换决策,从而优化压缩cache替换策略的性能。实验...
关键词：影子tag机制 压缩cache 替换策略 
高扇入与／或逻辑的设计与实现被引量：2
《重庆大学学报（自然科学版）》2008年第8期908-912,共5页梅林 张静波 马安国 
国家自然科学基金重点资助项目(90207011)
针对高性能浮点乘加部件中的应用需求,全定制设计了高性能52位或门和108位与门。设计中使用HSPICE工具进行电路模拟,模拟时使用CSM 0.13μm最慢工艺参数,电源电压为1.2 V,温度为25℃。根据各种实现方式的电路特性,使用相应的理论上电路...
关键词：高扇入与/A逻辑 全定制 静态逻辑 动态逻辑 
基于简单常见模式编码(S-FPC)的压缩Cache层次设计
《计算机工程与科学》2008年第1期113-118,共6页田新华 张民选 
国家自然科学基金资助项目(90207011)
本文基于简单常见模式压缩编码设计了一种新颖的片内压缩Cache层次结构。在该结构中,L1数据Cache和L2Cache都以压缩格式保存数据,但具有不同的布局。其中,L1数据Cache的布局能触发部分Cache行预取,同时又能避免普通预取技术可能导致的Ca...
关键词：简单常见模式压缩 压缩Cache层次 部分Cache行预取 
X处理器存储层次研究
《计算机与现代化》2007年第12期22-24,共3页付桂涛 高军 邢座程 
国家自然科学基金重点项目(90207011);国家"八六三"重大项目(2005AA110020);国家自然科学基金重点项目(60373018)
随着计算机应用领域不断拓展,流媒体应用及科学计算正成为微处理器的一种重要负载。流媒体应用的特征是大量的数据并行、少量的数据重用以及每次访存带来的大量计算。因为带宽的限制,传统的微处理器结构很难满足这些特点。X处理器是一...
关键词：流媒体应用 带宽 存储层次 
64位流处理器中运算群的设计与验证
《计算机与现代化》2007年第11期1-3,6,共4页隋兵才 罗礼 毛二坤 
国家自然科学基金重点项目(90207011);国家"八六三"重大项目(2005AA110020);国家自然科学基金重点项目(60373018)
流处理器作为新型高性能处理器,能够高效地处理32位流程序。但是对于64位流处理器的设计,由于VLSI技术的限制,存在着很多挑战。运算群作为流处理器的核心运算部件,在整个流处理器中起着重要作用。运算群部件设计的好坏直接关系到流处理...
关键词：流处理器 运算群 流体系结构 
面向CPU芯片的验证技术研究被引量：9
《微电子学》2007年第1期16-19,23,共5页胡建国 位招勤 张旭 曾献君 
国家自然科学基金重大研究计划资助项目(90207011);国家高技术研究发展(863)计划资助项目(2002AA110020);校预研基金资助项目(JC03-06-007)
CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了...
关键词：CPU 模拟验证 FPGA仿真 形式验证 静态时序分析 多级验证 
面向单线程应用的数据预取技术研究
《计算机研究与发展》2007年第z1期140-147,共8页欧国东 张民选 
国家自然科学基金项目(60273069,60376018,90207011)
多线程处理器的推广受限于应用,目前大部分应用尤其是桌面应用都是单线程程序,不能充分利用多线程处理器提供的多个现场,并行执行以提高速度.使用空闲现场加速单线程应用是目前研究的一个热点,研究主要集中在提高传统串行应用存储访问...
关键词：单线程应用 多线程处理器 数据预取 错误前瞻 
EPIC微体系结构的存储级并行执行模型的研究被引量：1
《计算机学报》2007年第1期74-80,共7页邓让钰 陈海燕 邢座程 谢伦国 曾献君 
国家"八六三"高技术研究发展计划项目基金(2002AA110020);国家自然科学基金(90207011)资助.
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic...
关键词：显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型 
一种低功耗预比较TLB结构被引量：2
《国防科技大学学报》2006年第5期84-89,共6页侯进永 邢座程 
国家自然科学基金资助项目(90207011);国防科技大学预研基金资助项目(JC03-06-007)
介绍了一种低功耗TLB结构。这种结构的思想是基于程序局部性原理,结合Block Buffering[1]技术,并对CAM结构进行改造,提出一种预比较TLB结构,实现低功耗的TLB。并且采用Simplescalar 3.0模拟该TLB结构和几种传统的TLB结构的失效率。通过...
关键词：TLB 低功耗 CAM BLOCK BUFFER 
基于IA64架构的虚拟哈希页表的研究与实现
《计算机工程与科学》2006年第8期101-104,共4页陈海燕 邓让钰 邢座程 
国家863计划资助项目(2002AA110020);国家自然科学基金资助项目(90207011)
虚拟哈希页表(VHPT)是高性能微处理器系统实现虚拟地址到物理地址的转换映像,是存储管理的关键技术之一。本文在讨论IA64微处理器地址空间的基础上分析了单地址空间(SAS)和多地址空间(MAS)模型的应用需求,研究了长格式、短格式两种页表...
关键词：虚拟哈希页表 哈希地址 单地址空间 多地址空间 标识 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部