国家重点实验室开放基金(10KF014)

作品数：4被引量：3H指数：1
导出分析报告
相关作者：洪琪陈高峰余鹏庞辉翟培苓更多>>
相关机构：安徽大学复旦大学更多>>
相关期刊：《电子学报》《计算机工程与设计》《安徽大学学报（自然科学版）》更多>>
相关主题：IEEE754标准HDLWCDMA系统VERILOG浮点更多>>
相关领域：电子电信自动化与计算机技术更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
单双精度浮点加法的可重构设计研究被引量：1
《计算机工程与设计》2013年第11期3889-3893,共5页范继聪 洪琪 
专用集成电路与系统国家重点实验室开放课题基金项目(10KF014)
为了节约资源,提高浮点加法运算的灵活性,提出一种支持一个双精度浮点加法和两个并行的单精度浮点加法的可重构加法器结构。该加法器结构遵循IEEE754标准,可以实现在双精度浮点加法和单精度浮点加法之间的功能切换,实现资源重用。通过...
关键词：浮点算术运算 可重构设计 IEEE754标准 功能切换 资源重用 
WCDMA系统上行扰码算法的优化及其实现被引量：1
《安徽大学学报（自然科学版）》2013年第5期66-72,共7页陈高峰 洪琪 余鹏 翟培苓 
863计划资助项目(2009AA012201);专用集成电路与系统国家重点实验室开放基金资助项目(10KF014);安徽大学全日制研究生学术创新研究强化基金资助项目
针对WCDMA系统上行扰码中信号处理能力弱的问题,提出一种将1位串行输出电路转化为8位并行输出电路的算法,并与1位串行输出、2位并行输出和4位并行输出在资源面积、处理速度等方面进行比较,数据比较表明8位并行输出电路可以显著提高系统...
关键词：WCDMA系统 上行扰码 串并转换 实现电路 
智能模数控制型全数字锁相环的研究被引量：1
《安徽大学学报（自然科学版）》2012年第6期51-56,共6页陈高峰 庞辉 洪琪 何敏 
863计划资助项目(2009AA012201);专用集成电路与系统国家重点实验室开放基金资助项目(10KF014);安徽大学全日制研究生学术创新研究强化基金资助项目
由K模可逆计数器构成的传统数字锁相环可简单实现,但存在缩短捕获时间与减小同步误差之间的矛盾,而且获得的频带宽度较窄,因此设计了一种智能模数控制型全数字锁相环.其能够根据环路工作的不同阶段自动调整K值的大小,进而缩短捕获时间...
关键词：全数字锁相环 智能模数控制器 鉴频锁存器 VERILOG HDL 
用于H.264编解码的面向HDTV应用的动态可重构多变换VLSI结构
《电子学报》2011年第5期1059-1063,共5页洪琪 曹伟 童家榕 
专用集成电路与系统国家重点实验室重点课题(No.09ZD005);专用集成电路与系统国家重点实验室开放课题(No.10KF014)
提出了一种新的支持MPEG-4 AVC/H.264标准4×4整数变换的动态可重构结构.首先,针对4×4正反变换分别推导了两个新的二维直接信号流图.进而设计了一个面向HDTV应用的动态可重构多变换结构.该结构无需转置寄存器且计算单元仅需16个加法器...
关键词：H.264 整数变换 动态可重构结构 信号流图 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部