动态功耗

作品数：175被引量：261H指数：8
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：戚隆宁黄少珉胡晨张波郭锐锋更多>>
相关机构：中国科学院东南大学西安电子科技大学电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项国家重点基础研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=世界电子元器件x
共 条 记 录，以下是1-6
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
ADI ADN4680E多点低压差分信号收发器(M-LVDS)解决方案
《世界电子元器件》2021年第10期33-38,共6页
ADI公司的ADN4680E是四个多点低压差分信号收发器(M-LVDS)(驱动器和接收器对),工作频率高达125MHz或250MHz不归零(NRZ).每个收发器的驱动器和接收器半双工配置连接,使得每个收发器通过单独的使能引脚进行配置,可发送或接收数据.静电放电...
关键词：收发器 LVDS 动态功耗 接收数据 接收器 半双工 NRZ 不归零 
ADI ADAQ4003μModule数据采集解决方案
《世界电子元器件》2020年第11期44-45,共2页
ADI公司的ADAQ4003μModule®精密数据采集(DAQ)信号链解决方案,可降低精密测量系统的开发周期,优化元件选择和布局.ADAQ4003能保证18位无失码,吞吐速率为2 MSPS,无流水线延迟.动态功耗调节,2 MSPS时待确定功耗为m W,积分非线性为±0.5 L...
关键词：总谐波失真 吞吐速率 积分非线性 动态功耗 元件选择 数据采集 信号链 流水线 
ISE 12．3：FPGA设计套件
《世界电子元器件》2010年第11期36-36,共1页
赛灵思公司宣布推出ISE12.3设计套件，推出满足AM8A4AX14规范的IP核，以及用于提高生产力的PlanAhead设计和分析控制台，同时还推出了用于降低了Spartan-6 FPGA设计动态功耗的智能时钟门控技术。
关键词：FPGA设计 套件 ISE 赛灵思公司 门控技术 动态功耗 IP核 控制台 
Xilinx FPGA的功耗优化设计被引量：2
《世界电子元器件》2009年第4期47-49,共3页Matt Klein 
对于FPGA来说，设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗，然后再通过优化技术来使FPGA设计以及相应的PCB板在功率方面效率更高。 静态和动态功耗及其变化 在90nm工艺时，电流泄漏问题对AISC和FPGA都变得相当严...
关键词：FPGA设计 动态功耗 XILINX 优化设计 90nm工艺 65nm工艺 电流泄漏 编程能力 
可定制微控制器：适用于中到大批量制造的过渡型解决方案
《世界电子元器件》2008年第5期14-16,共3页Peter Bishop 
采用的晶体管数目晶体管数目会直接影响到裸片和封装尺寸、芯片成本及功耗。尽管生产工艺的不断进步使晶体管的面积越来越小，但静态和动态功耗取决于晶体管的数目。晶体管数目仍然是系统效率的一个重要指标。
关键词：批量制造 微控制器 过渡型 可定制 动态功耗 晶体管 封装尺寸 生产工艺 
GSA低功耗论坛：统一规格 加速低功耗设计被引量：1
《世界电子元器件》2008年第4期28-28,共1页
低功耗是每个半导体厂商在推出产品时必须考量的要素。而随着制程工艺的发展，如，45nm工艺技术的出现，功耗问题日益凸显。厂商需要先进的低功耗设计技术，降低泄漏电流，管理动态功耗。
关键词：低功耗设计 GSA 半导体厂商 规格 论坛 制程工艺 泄漏电流 动态功耗 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部