VERILOG_HDL

作品数：231被引量：451H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：乔东海鲁法明陈达曾庆田王翀更多>>
相关机构：电子科技大学西安电子科技大学大连理工大学吉林大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项国家级大学生创新创业训练计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=电子器件x
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
Robei开发环境下基于FPGA的智能安防系统设计被引量：3
《电子器件》2023年第5期1249-1256,共8页王金岑 郭晓丹 路家琪 徐彰 
为了解决档案室、仓库等无人场景下的智能监控需求,设计研制出一种以FPGA为控制芯片的基于Robei EDA环境开发的智能安防系统。系统包括由门禁监测、多传感器融合的入侵监测(适用于多种环境)、环境监测组成的监测模块,融合WiFi、蓝牙、SI...
关键词：Robei EDA FPGA Verilog HDL 安防系统 智能监控 
基于FPGA的有色Petri网仿真系统设计被引量：1
《电子器件》2021年第1期236-241,共6页陈成官 张小军 周韬略 张德学 郭华 
山东省自然科学基金联合基金项目(ZR2019ZLH001);山东省重点研发计划项目(2019GGX101066);山东省高等学校青创科技计划项目(2019KJN024,2019KJN020)。
为了实现大规模有色Petri网模型的性能测试,设计了基于FPGA的高速仿真系统。该系统实现了库所、变迁模块到硬件结构的映射,采用C语言实现了有色Petri网的硬件自动生成工具。通过分析有色Petri网的特征,该工具生成对应的Verilog代码和基...
关键词：有色PETRI网 自动生成工具 FPGA Verilog HDL 仿真系统 
基于Verilog HDL的IIC总线IP核设计被引量：8
《电子器件》2015年第6期1336-1340,共5页朱诚诚 石晶晶 陈斯 张萌 
设计片上系统时往往需要各种数据接口,为了解决片上系统间的数据传输的实际需求,设计了一种更为简捷的IIC总线接口,并利用Verilog HDL语言进行了IIC总线IP核的设计,使得所设计的IIC总线接口具有良好的移植性,实现了不同速率模式下的数...
关键词：专用集成电路 IIC总线IP核设计 仿真及硬件测试 VERILOG HDL 状态机 
基于Verilog HDL的信号发生器的设计被引量：8
《电子器件》2011年第5期525-528,共4页陈亚军 陈隆道 
旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器。在Altera公司的QuartusⅡ工具软件环境下,应用Verilog HDL语言完成了系统的设计,建立的程序工程下载至FPGA器件后,系统实验...
关键词：嵌入式系统 信号发生器 VERILOGHDL QuartusⅡ 
PDP信号存储处理IP核的设计与Verilog HDL实现
《电子器件》2006年第2期524-527,共4页邱崧 胡文静 刘锦高 李外云 
上海市科委AM基金资助(0206)
介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法,设计了一种具有伪轮廓消除功能的PDP信号存储处理IP核,作为PDP信号控制系统的核心部分,它具备通用的外部电路接口,有较强的可移植性和可复用性,稍加改动便可应用于不同类...
关键词：IP核 交流等离子显示器 伪轮廓Verilog HDL 现场可编程门阵列 有限状态机 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部