延迟锁定环

作品数：85被引量：129H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：王飞雪唐小妹杨颖庞晶任俊彦更多>>
相关机构：三星电子株式会社英特尔公司国防科学技术大学爱思开海力士有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划教育部“新世纪优秀人才支持计划”黑龙江省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
用于新型符号的频偏补偿和解调的算法与电路
《哈尔滨工业大学学报》2024年第5期121-129,共9页林敏 史靖炜 丁福建 姜帆 陈潇 
国家重点研发计划(2019YFB2204500)。
为提高传统脉冲位置调制(pulse position modulation,PPM)符号的频谱效率,提出了一种新型码片内4-PPM符号调制方法,在实现1 Gbit/s通信速率的同时,又大大减少所需频谱资源。可在解调时,该符号调制的误码率性能受到发射端时钟和接收端本...
关键词：脉冲位置调制 码片内脉冲位置调制 符号同步 频偏补偿 数据解调 相位插值器 延迟锁定环 
一种基于相位误差校正技术的快速启动晶体振荡器
《电子学报》2024年第4期1182-1188,共7页王子轩 王山虎 王鑫 姚佳飞 张珺 胡善文 蔡志匡 郭宇锋 
国家自然科学基金(No.U22B2024,No.61974073);江苏省自然科学基金(No.BK20221271)。
随着超低功耗(Ultra-Low Power,ULP)物联网(Internet of Things,IoT)系统的发展,采用能量注入技术的快速启动晶体振荡器因对IoT系统功耗影响巨大而逐渐成为研究热点.能量注入技术可以显著降低晶体振荡器的启动时间和启动能量,但是对注...
关键词：相位误差校正 晶体振荡器 快速启动 延迟锁定环 能量注入 
一种高速的全差分等占空比分频器设计被引量：3
《电子设计工程》2019年第14期149-153,共5页王晶楠 赵宏亮 李威 
辽宁省教育厅研究生教育教学改革联合培养项目(辽教函[2017]24号)
以提高延迟锁定环(Delay Locked Loop,DLL)输出系统时钟的灵活性为目标,提出了一种应用于高速DLL的可配置全差分等占空比整数半整数分频器。基于周期插入的思想,采用差分时钟信号周期插入及脉冲展宽的方法,设计了一种互锁的差分电路结...
关键词：延迟锁定环 周期插入 等占空比 分频器 
基于伪码锁相技术的高精度测距修正方法
《航天器工程》2019年第1期90-97,共8页沈小虎 吴伟 王翠莲 
双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全...
关键词：双向单程 伪码锁相 延迟锁定环 数控振荡器 
一种应用于多通道模数转换器的串行输出接口设计被引量：3
《复旦学报（自然科学版）》2018年第5期596-604,共9页穆敏宏 叶凡 任俊彦 
国家高技术研究发展计划(2013AA014101)
本文设计了一款适用于高速多通道模数转换器的串行输出接口,包括扰码、并串转换、DLL与CML等模块,实现了3∶1并转串输出.相比于传统串行扰码发生器的结构,本文提出了一种新的并行扰码发生器设计方法,能缩短关键路径的延时.同时,文中还...
关键词：多通道模数转换器 串行输出接口 延迟锁定环 电流模逻辑 
基于延迟锁定环跟踪对消技术的穿墙雷达杂波抑制被引量：1
《电子学报》2018年第9期2181-2187,共7页郑晨 席晓莉 宋忠国 
装备预研领域基金(No.6140450010302)
穿墙雷达成像中,墙体反射波等杂波严重影响成像效果.针对现有子空间技术等方法在去杂波同时会对目标信息造成消减这一问题,本文采用M序列雷达,提出一种多级延迟锁定环路技术.该方法对墙体反射波、直达波等强杂波时延分别进行准确估计,...
关键词：穿墙雷达 目标探测 杂波抑制 延迟锁定环 信号重建 改善因子 
FPGA内嵌数字可编程延迟锁定环设计技术研究被引量：1
《微处理机》2018年第4期20-24,共5页李威 
全数字控制实现的延迟锁定环DLL(Delay Locked-loop)电路,具有易于工艺集成、电路实现简单、无累积相位差、对温度和电源噪声不敏感等优点。基于SRAM配置,设计并实现可编程的内嵌于FPGA的DLL。通过剖析电路结构,对延迟单元、移相器、鉴...
关键词：FPGA技术 延迟锁定环 可编程 
基于新型结构的小面积全数字DDR接口模块被引量：1
《湖南大学学报（自然科学版）》2018年第4期155-160,共6页陈宇轩 梁利平 
国家自然科学基金资助项目(2013ZX03003015)~~
提出一种新型全数字鉴相器结构.该结构消除了亚稳态影,并通过采用特殊的延迟链结构,大大减少了模块的面积.将此结构应用于一款65nm low leakage工艺下工作频率在100~400MHz的全数字DDR接口模块,总面积4 298μm2,DLL面积2 350μm2.芯片...
关键词：物理层 鉴相器 延迟锁定环 延迟链 面积 版图 
北斗B2频点导航信号抗多径性能的分析与仿真
《电子设计工程》2017年第13期109-113,共5页王麒玮 龚文斌 任前义 
抗多径性能是导航新体制信号评估的一个重要性能指标。针对当前北斗B2频点信号抗多径性能缺少统一评估的现状,文章基于非相干超前减滞后功率法延迟锁定环推导了导航信号的多径误差包络,并对多径误差的平均性能和影响因素进行了仿真研究...
关键词：北斗B2频点 非相干超前减滞后功率法 延迟锁定环 多径误差包络 
用于超快光计时的时间数字转换器
《半导体光电》2017年第3期330-333,368,共5页田颖 王爽 任科 
设计了一款基于延迟锁定环(DLL)和同步计数器结构的10位片上时间数字转换电路(TDC)。采用两步层级设计方法,利用同步计数器进行粗量化输出6位二进制码,量化时钟周期的整数倍,再利用高性能差分DLL输出16路固定相移的时钟信号采样,精量化...
关键词：延迟锁定环 时间数字转换电路 与时间相关的单光子计数 
全选清除导出
共9页<123456789>
检索报告 对象比较 聚类工具 使用帮助 返回顶部