DDR_SDRAM

作品数：63被引量：130H指数：7
导出分析报告
相关作者：孙凝晖闵锐陈星刘新春张佩珩更多>>
相关机构：中国科学院电子科技大学东南大学合肥工业大学更多>>
相关期刊：《The Journal of China Universities of Posts and Telecommunications》《微处理机》《空载雷达》《微电子技术》更多>>
相关基金：国家高技术研究发展计划国家自然科学基金中国科学院知识创新工程重要方向项目教育部“新世纪优秀人才支持计划”更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的DDR SDRAM测试平台设计被引量：1
《计算机测量与控制》2023年第10期67-75,共9页谢树平 毛源豪 
DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台,平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功...
关键词：DDR SDRAM FPGA TCL脚本 测试平台 PyQt5 
SAR高速实时信号处理系统设计被引量：3
《空间电子技术》2014年第4期65-68,82,共5页韩涛 孙娟 于巍巍 雷珺琳 
合成孔径雷达回波数据速率一般高达3GSPS,如何采集、存储、压缩、传输如此高速率的数据成为一个难点。文章在分析了SAR回波数据特点的基础上,设计并实现了一个SAR高速实时信号处理系统。该系统以FPGA为核心处理器、ADC08D1500为高性能...
关键词：合成孔径雷达 高速率回波数据 BAQ压缩算法 DDR_SDRAM 
一种DDR SDRAM控制器的设计被引量：3
《微型机与应用》2013年第8期23-25,共3页金新强 白雪飞 张璠 
在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率,采用0.18μmCMOS工艺流片实现。所设计的DDR SDRAM控制器芯片在PCB板级测试中达到预期设计要求。
关键词：DDR SDRAM 控制器 突发访问 地址映射 
一种基于FPGA的DDR SDRAM控制器的设计被引量：3
《电子科技》2013年第1期52-55,共4页陈根亮 肖磊 张鉴 
中央高校基本科研业务费专项资金资助项目(2011HGQC0997);浙江省自然科学基金资助项目(Y12F020100)
对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDRSDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读...
关键词：DDR SDRAM 控制器 FPGA 
基于FPGA的DDR SDRAM控制器设计与实现被引量：9
《电子测量技术》2011年第8期56-59,共4页高群福 陈星 程越 
在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬...
关键词：DDR SDRAM FPGA 控制器 状态机 FIFO 数据通路 
雷达信号处理系统中DDR SDRAM控制器的设计
《空载雷达》2010年第4期15-19,共5页曹书华 
介绍了DDR SDRAM的工作方式，提出了基于FPGAIP核的DDR SDRAM控制器的设计方法。文章重点分析了DDR SDRAM控制器用户接口程序的设计并给出了设计的测试结果，为雷达信号处理系统的高速数据缓存提供了新的解决方法。
关键词：DDR SDRAM控制器 FPGA IP核 雷达信号处理 
基于DDR SDRAM的CTM算法与实现被引量：2
《火控雷达技术》2010年第3期23-27,共5页刘晨 张涛 
高分辨率SAR实时成像的大数据量使得矩阵转置运算量激增,成为算法研究中的重要问题。本文结合DDR SDRAM的内部运行机制和读写时序,提出面向DDR SDRAM的最快列读取CTM(corner turning memory,矩阵转置)和读写均衡CTM算法,在无冗余存储器D...
关键词：CTM算法 SDRAM 合成孔径雷达 实时成像 DDR 
地震数据采集中基于FPGA的多DDR SDRAM控制器设计被引量：11
《中国科学技术大学学报》2010年第9期939-945,共7页马灵 杨俊峰 宋克柱 王砚方 
中国高技术研究发展(863)计划(2006AA09A10202)资助
实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数...
关键词：FPGA DDR SDRAM控制器 乒乓存储 SignalTapⅡ逻辑分析仪 
一种DDR SDRAM通用测试电路的设计与实现被引量：2
《计算机测量与控制》2010年第8期1727-1729,共3页田勇 孙晓凌 
大连市集成电路设计专项研发资金(大信发(2005)44号)
为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或...
关键词：DDR SDRAM MARCH算法 JTAG CSR 
利用重新排序型控制器提升DDR SDRAM的效率
《中国集成电路》2010年第4期78-81,共4页Leith Johnson 
高速双倍数据速率（DDR）SDRAM厂商一般均使用峰值数据传输速率来指定器件规格。比如，如果某厂商把产品命名为DDR3—1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1,600MT／s。
关键词：SDRAM DDR 控制器 数据传输速率 排序 利用 数据速率 产品命名 
全选清除导出
共7页<1234567>
检索报告 对象比较 聚类工具 使用帮助 返回顶部