LV

作品数：871被引量：543H指数：9
导出分析报告
相关领域：医药卫生更多>>
相关作者：郎景和刘萍陈春林付朝江李宪臻更多>>
相关机构：中国航天重庆朗奕迪实业有限公司杭州百宝仓电子商务有限公司浙江艾罗网络能源技术股份有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家科技支撑计划国家重点基础研究发展计划广州市科技计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=集成电路应用x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
LV/HV Twin-Well BCD[B]技术(2)芯片与制程剖面结构
《集成电路应用》2019年第2期30-34,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件...
关键词：集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构 
LV/HV Twin-Well BCD[B]技术(1)芯片与制程剖面结构被引量：1
《集成电路应用》2019年第1期23-27,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺...
关键词：集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构 
LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构被引量：1
《集成电路应用》2018年第11期31-35,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,...
关键词：集成电路制造 偏置栅结构 LV/HV N-Well BCD[B]技术 制程剖面结构 
LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构被引量：1
《集成电路应用》2018年第10期26-30,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓...
关键词：集成电路制造 偏置栅结构 LV/HVN-WellBCD[B]技术 制程剖面结构 
LV/HV P-Well BCD[B]芯片工艺技术(2)的制程剖面结构被引量：3
《集成电路应用》2018年第9期23-27,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV P-Well BCD[B]技术(2)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV VDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓...
关键词：集成电路制造 HV LDMOS 结构 LV/HV P-WELL BCD[B]芯片结构 制程剖面结构 
LV/HV P-Well BCD[B]技术(1)的芯片与制程剖面结构被引量：4
《集成电路应用》2018年第6期41-45,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV P-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓...
关键词：集成电路制造 HV LDMOS结构 LV/HV P-WELL BCD[B]芯片结构 制程剖面结构 
LV/HV P-Well BCD[C]芯片与制程剖面结构
《集成电路应用》2018年第5期42-46,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等...
关键词：集成电路制造 工艺 偏置栅结构 LV/HV P-WELL BCD[C]芯片结构 制程剖面结构 
LV/HV Twin-Well BiCMOS[B]芯片与制程结构
《集成电路应用》2018年第4期46-50,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV Twin-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HVMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用...
关键词：集成电路制造 偏置栅结构 LV/HVTwin-WellBiCMOS[B]芯片 制程结构 
LV/HV N-Well BiCMOS[B]芯片与制程结构
《集成电路应用》2018年第3期40-44,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV N-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MO...
关键词：集成电路制造 偏置栅结构 LV/HVN-WellBiCMOS[B] 芯片结构 制程剖面结构 
LV/HV P-Well BiCMOS[B]芯片与制程结构
《集成电路应用》2018年第2期44-48,共5页潘桂忠 
上海市软件和集成电路产业发展专项基金(2009.090027)
LV/HV P-Well BiCMOS[B]技术能够实现低压5V与高压100~700V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS...
关键词：集成电路制造 偏置栅结构 LV/HVP-WellBiCMOS[B]芯片结构 制程剖面结构 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部