部分积

作品数：102被引量：51H指数：4
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：刘伟强王成华李国林胡毅谢翔更多>>
相关机构：南京航空航天大学国防科学技术大学西安电子科技大学清华大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家重点实验室开放基金上海市教育委员会重点学科基金江苏省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=加法器x
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
54位高速冗余二进制乘法器的设计被引量：2
《微电子学与计算机》2014年第4期140-143,共4页崔晓平 高鹏辉 尹洁珺 丁晶 李启 
冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程...
关键词：冗余二进制乘法器 布斯编码 部分积 并行前缀加法器 
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
一种适用于多媒体处理器的MAC单元的设计被引量：1
《计算机研究与发展》2002年第7期882-887,共6页钱刚 李莉 沈绪榜 
国防科工委"九五"课题项目基金资助 (4 5 .7.1)
多媒体处理经常包括许多乘加操作 .给出了一种新型的适用于多媒体处理器的 MAC单元的设计 ,它用两个 8b× 8b的乘法器来完成 3种不同字长情况下的乘加操作 :第 1种情况是 16 b× 16 b整数或序数乘加 ;第 2种情况是 8b× 16 b、16 b× 8b...
关键词：多媒体处理器 MAC 乘法器 加法器 BOOTH编码 部分积 
原码两位乘运算器的逻辑实现
《重庆三峡学院学报》2002年第1期118-120,共3页蒋万君 涂承胜 
以数学推导→算法分析→逻辑设计为线,详细论述原码两位乘运算器的实现过程,使读者深入理解运算器的设计思路。
关键词：原码 运算器 右移 部分积 加法器 寄存器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部