崔晓平

作品数：11被引量：13H指数：2
导出分析报告
供职机构：南京航空航天大学更多>>
发文主题：十进制乘法器冗余压缩器操作数更多>>
发文领域：自动化与计算机技术电子电信文化科学更多>>
发文期刊：《电子测量技术》《北京航空航天大学学报》《电子学报》《微电子学与计算机》更多>>
所获基金：国家自然科学基金中央高校基本科研业务费专项资金中国航空科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
高性能并行全冗余十进制乘法器的设计被引量：2
《电子学报》2018年第6期1519-1523,共5页张柳 崔晓平 董文雯 
国家自然科学基金(No.61404087);航空科学基金重点实验室类(No.20152052025);南京航空航天大学研究生创新基地(实验室)开放基金(No.kfjj20160407);中央高校基本科研业务费专项资金(No.NS2015045)
商业计算、金融分析等领域对高精度计算的需求对硬件十进制运算提出了越来越高的要求.已有的全冗余十进制乘法器由于全冗余加法器的结构复杂,已经给其性能的提升造成了瓶颈.本文优化设计了基于超载十进制数集(Overloaded Decimal Digit ...
关键词：乘法器 十进制运算 BCD编码 冗余编码 全冗余加法器 编码转换 
条件推测性十进制加法器的优化设计
《电子与信息学报》2016年第10期2689-2694,共6页崔晓平 王书敏 刘伟强 董文雯 
随着商业计算和金融分析等高精度计算应用领域的高速发展,提供硬件支持十进制算术运算变得越来越重要,新的IEEE 754-2008浮点运算标准也添加了十进制算术运算规范。该文采用目前最佳的条件推测性算法设计十进制加法电路,给出了基于并行...
关键词：十进制加法 条件推测十进制加法 并行前缀 进位选择加法器 
基于并行前缀结构的十进制加法器设计被引量：1
《电子科技》2016年第6期19-21,25,共4页王书敏 崔晓平 
针对硬件实现BCD码十进制加法需要处理无效码的问题,设计了一种基于并行前缀结构的十进制加法器。该十进制加法器依据预先加6,配合二进制加法求中间和,然后再减6修正的算法,并将减6修正步骤整合到重新设计的减6修正进位选择加法器中,充...
关键词：十进制加法 并行前缀结构 减6修正进位选择加法器 
64位高性能冗余二进制—二进制数转换器的设计
《现代电子技术》2015年第10期103-106,110,共5页胡薇 崔晓平 陈鑫 
国家自然科学基金资助项目(61106029)
冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法...
关键词：RB-NB转换器 并行前缀加法器 进位跳跃加法器 冗余二进制乘法器 
54位高速冗余二进制乘法器的设计被引量：2
《微电子学与计算机》2014年第4期140-143,共4页崔晓平 高鹏辉 尹洁珺 丁晶 李启 
冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程...
关键词：冗余二进制乘法器 布斯编码 部分积 并行前缀加法器 
Sklansky并行前缀加法器的优化设计被引量：3
《微电子学与计算机》2013年第1期97-99,共3页王晓泾 崔晓平 王大宇 
Sklansky结构是并行前缀加法器中一种典型的结构,但其过大扇出引起的延时增加使得对它的使用受到了限制.本文针对该问题提出了一种优化方法,它通过增加相同进位单元使得扇出系数最大为2.在Synopsys公司综合工具Design Compiler上的综合...
关键词：并行前缀加法器 Sklansky结构 扇出 延时 
二级进位跳跃加法器的优化方块分配被引量：3
《北京航空航天大学学报》2007年第4期495-499,共5页崔晓平 王成华 
提出了一种新的获得二级进位跳跃加法器优化方块分配的算法.根据该算法,在确定最坏路径延时的前提下,首先获得该延时下加法器最大的优化方块尺寸,然后确定任意位二级进位跳跃加法器的优化方块尺寸.优化方块分配的进位跳跃加法器可以缩...
关键词：加法器 进位跳跃加法器 门级延时 优化方块分配 
快速静态进位跳跃加法器
《南京理工大学学报》2007年第1期121-124,共4页崔晓平 王成华 
该文提出了一种以两位加法器模块构成的静态进位跳跃加法器,通过对加法器尺寸的优化方块分配、方块之间的互补进位产生以及方块内部的多级超前进位逻辑3种方法获得快速静态进位跳跃加法器。当第一个方块的进位信号产生以后,其它每个方...
关键词：进位跳跃加法器 门级延时 超前进位 方块分配 
基于修正BOOTH编码的32×32位乘法器被引量：2
《电子测量技术》2007年第1期82-85,共4页崔晓平 
本文描述了一种32×32位快速并行结构乘法器,介绍了基于修正布斯编码算法的部分积产生电路,并对部分积的符号扩展进行了简化。给出了基于4∶2压缩器的华莱士树的实现方法,在最后的快速进位链中采用64位快速超前进位加法器以提高乘法器...
关键词：修正布斯编码器 4:2压缩器 华莱士树型结构 超前进位加法器 
基于方块超前进位的快速进位跳跃加法器被引量：2
《南京航空航天大学学报》2006年第6期786-790,共5页崔晓平 王成华 
提出了一种基于方块超前进位的快速进位跳跃加法器。该加法器的跳跃方块采用不等尺寸的二级方块超前进位逻辑,其可变的方块尺寸缩小了关键路径的延时,而方块内部的快速超前进位逻辑使得延时进一步减小。除第一个方块以外,其他每个方块...
关键词：加法器 进位跳跃加法器 超前进位 门级延时 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部