吴明森

作品数：3被引量：8H指数：2
导出分析报告
供职机构：中国科学院上海微系统与信息技术研究所更多>>
发文主题：乘法器BOOTH编码算术逻辑单元HDLCDMA2000_1X更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《电子技术应用》《微电子学与计算机》《电子测量与仪器学报》更多>>
所获基金：中国科学院知识创新工程更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的高速并行Viterbi译码器的设计与实现被引量：1
《电子技术应用》2007年第1期30-32,共3页童琦 何洪路 吴明森 
针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xil-inx ISE 6.2中进行了建模仿真和综合实现。
关键词：VITERBI译码 路径值 回溯 
CDMA2000 1x基带成形滤波器——一种低复杂度的设计和实现被引量：4
《电子测量与仪器学报》2006年第3期67-70,共4页吴明森 梁继业 刘海涛 
中国科学院创新项目基金资助项目(编号:KGCX2-SW-108)
本文采用查找表法实现了cdma20001x脉冲成形滤波器,相对于传统的滤波器设计方法,本文充分利用了滤波器系数对称的特性,并考虑到4倍过采样是采用内插三个零来完成这一特点,巧妙设计了数据查找存储表,节省了大量硬件资源。整个系统用veril...
关键词：CDMA2000 1x 查找表 内插 VERILOG HDL 基带脉冲成形滤波器 
一种16×16位高速低功耗流水线乘法器的设计被引量：3
《微电子学与计算机》2003年第8期151-153,共3页吴明森 李华旺 刘海涛 
提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条...
关键词：16×16位高速低功耗流水线乘法器 设计 BOOTH编码 算术逻辑单元 乘法器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部