何晓燕

作品数：13被引量：36H指数：4
导出分析报告
供职机构：安康学院数学与统计学院更多>>
发文主题：基于FPGA有限状态机FPGAIP核TPD更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《自动化与仪器仪表》《北京大学学报（自然科学版）》《电视技术》《电子测量技术》更多>>
所获基金：陕西省教育厅科研计划项目更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的分布式测温系统设计被引量：5
《自动化与仪器仪表》2017年第7期44-47,共4页王庆春 李红科 何晓燕 
陕西省教育厅科研资助项目(14JK1018);安康学院研究项目(JG08103)
根据DS18B20数字温度传感器的单总线通信协议,进行了"全部测量定点读取"和"定点测量定点读取"两种分布式测温系统的单总线控制器的设计,并且使用现场可编程门阵列(FPGA)分别构建这两种分布式多点测温系统的数据处理中心,再通过单总线控...
关键词：FPGA DS18B20温度传感器 有限状态机 测温系统 
基于FPGA的数字温度计设计被引量：4
《国外电子测量技术》2017年第4期94-98,共5页王庆春 何晓燕 
陕西省教育厅科研项目(14JK1018);安康学院研究项目(JG08103)资助
为了采用FPGA技术开发出低成本的温度测量系统,通过分析数字温度传感器DS18B20的单总线通信协议,严格按照传感器的通信时序要求,使用有限状态机(FSM)设计出了DS18B20的单总线通信控制器(IP核)。并以此单总线控制器为核心在EP2C8Q208C8F...
关键词：FPGA DS18B20温度传感器 有限状态机 数字温度计 
基于FPGA的温湿度测量系统设计被引量：10
《电子测量技术》2016年第12期113-117,共5页王庆春 何晓燕 
陕西省教育厅科研(14JK1018)资助项目
为了实现单总线数字温湿度传感器AM2301的高速并行驱动,文中通过分析温湿度传感器的单总线通信时序和数据校验算法,利用Verilog HDL硬件描述语言完成了温湿度传感器的专用驱动逻辑电路(IP核)设计,并且使用此IP核并行驱动4路单总线温湿...
关键词：FPGA AM2301温湿度传感器 有限状态机 LCD12864显示屏 
基于FPGA的手持式示波器设计被引量：5
《现代电子技术》2013年第10期106-108,共3页王庆春 何晓燕 
陕西省教育厅科研资助项目(12JK0552)
在此设计的低成本手持式示波器是以ADC128S022模/数转换芯片为数据采集前端;使用FPGA片内双口内建RAM进行数据存储、有限状态机实现示波器的触发控制和显示驱动;最后再用LCD12864液晶模块完成终端的低成本图形显示。在DE0-Nano FPGA(Alt...
关键词：FPGA 示波器 液晶显示屏 有限状态机 
基于FPGA的多功能LCD显示控制器设计被引量：5
《电子设计工程》2012年第23期150-152,156,共4页王庆春 何晓燕 崔智军 
陕西省教育厅科研资助项目(12JK0552)
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析,利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计.所设计的LCD显示控制器具有很好的可移植性,只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实...
关键词：FPGA LCD显示控制器 IP核 有限状态机 
基于FPGA的可逆数制转码器设计
《现代电子技术》2012年第23期175-177,共3页王庆春 何晓燕 
陕西省教育厅科学研究计划资助项目(12JK0552)
针对二-十进制(BCD)数据相互转换的FPGA实现目标,基于模块层次化的设计思想,提出了一种高效、易于重构的可逆转码器设计方案。并在FPGA(Altera DE2)开发板上成功进行了12b可逆转码器的设计验证,实验结果表明该转码器通过端口参数配置就...
关键词：二-十进制(BCD) 可逆转码器 FPGA 逻辑单元 TPD 
基于FPGA的便携式逻辑分析仪设计被引量：6
《电子测量技术》2012年第10期80-83,共4页王庆春 何晓燕 
陕西省教育厅科研资助项目(12JK0552)
以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示。在DE0-Nano FPGA(Altera Cyclone IV)开发板上...
关键词：FPGA 逻辑分析仪 液晶显示屏 有限状态机 
一种高效、可重构的二—十进制转码器设计被引量：1
《微计算机信息》2010年第17期142-144,共3页王庆春 何晓燕 万长兴 
基金申请人:王庆春;项目名称:H.264/AVC视频编码器的分数像素插值算法研究与硬件实现;基金颁发部门:陕西省教育厅(07JK176)
文中针对二—十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方法.并在FPGA(Altera EP1K30QC208-2)开发板上成功地实现了该设计,验证结果表明;和其它4种方法实现的12-bit二—十进制转码器相比,这种设计不但能...
关键词：二一-十进制(BCD)转码器 SOPC IP核 逻辑单元(LEs) 路径延迟(Tpd) 
基于FPGA的二-十进制转码器设计被引量：1
《微型机与应用》2010年第14期72-75,共4页王庆春 何晓燕 
陕西省教育厅科学研究计划资助项目(07JK176);安康学院专项科研计划资助项目(AYQDZR0808)
针对二进制转十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计,验证结果表明,与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比,本设计可...
关键词：二进制转十进制(BCD)转码器 FPGA IP核 逻辑单元(LEs) 路径延迟(Tpd) 
分数像素运动估计的VLSI结构设计
《电视技术》2010年第6期28-31,共4页王庆春 何晓燕 曹喜信 
陕西省教育厅科学研究计划项目(07JK176);安康学院专项科研计划项目(AYQDZR0808)
根据H.264/AVC视频编码中分数像素运动估计(FME)的算法特点,针对视频编码系统的不同具体需求,提出了FME的4种VLSI实现结构,并对这些结构的硬件利用率和运算速度进行了对比分析。
关键词：H.264 视频编码器 分数像素运动估计 时钟周期 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部