时钟周期

作品数：119被引量：50H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：郑茳曾晓洋钟名富林雄鑫杜江峰更多>>
相关机构：华为技术有限公司英特尔公司电子科技大学中兴通讯股份有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划“九五”国家科技攻关计划黑龙江省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA脉动阵列的AES算法设计与实现
《数字技术与应用》2024年第12期172-174,共3页王光昕 
高级加密标准(Advanced Encryption Standard,AES)算法是一种常见的对称加密算法,在其加密过程中需要进行循环轮操作,包含字节替换、行移位、列混淆和轮密钥加等。其中,在列混淆的计算过程中,输入的数据都要在左边乘一个固定的矩阵,在F...
关键词：脉动阵列 对称加密算法 时钟周期 加密过程 高级加密标准 AES算法 字节替换 列混淆 
一种多通道加速CAM的FPGA实现方法
《数字技术与应用》2024年第8期47-49,共3页袁君 任继奎 黄锐 叶云峰 
内容寻址存储器CAM的输入是存储内容,输出是对应地址和匹配标志,它可以方便实现包分类与规则过滤、路由查找[1]、模式匹配等常见功能,在数据搜索方面有着绝对的性能优势,已经广泛应用于各种网络通信类设备中。近年来,基于硬件实现的CAM...
关键词：数据搜索 时钟周期 模式匹配 路由查找 包分类 存储内容 网络通信 规则过滤 
基于JESD204B的多帧同步实现技术
《电子质量》2024年第1期76-79,共4页吴可 
ADI公司的AD9680是一款14位、双通道、最大采样速率为1 GSPS且支持JESD204B接口的模数转换芯片。JESD204B接口是目前流行的高速ADC芯片采用的数据通信接口之一,具有传输速率高、抗干扰能力强和芯片间同步方便等优点。在实际工程中,当要...
关键词：AD JESD204B 多帧时钟周期 同步 
周期精确追踪技术提高UltraSoC嵌入式分析基础架构性能优化能力
《单片机与嵌入式系统应用》2019年第6期89-89,共1页
UltraSoC宣布其嵌入式监测和分析基础架构推出新技术,以支持高性能计算、存储和实时设备的设计人员能够从其产品中获取最高级别的性能。通过增加周期精确的追踪功能,可使利用UltraSoC嵌入式分析技术的实时应用开发人员不仅能够查看器件...
关键词：高性能计算 时钟周期 基础架构 嵌入式 优化能力 技术 追踪 实时应用 
一种低功耗数据路径综合的迭代改进算法
《舰船电子工程》2018年第5期29-32,共4页潘锋 
为了解决数据控制电路行为中功耗高的问题,论文对调度操作、时钟选择、模块选择和资源分配四个方面进行了深入探讨,并提出了一种降低合成数据路径的功耗迭代改进算法。该算法运用迭代改进策略,能够在寻找低功率解的过程中避免局部解陷...
关键词：数据路径 功耗 迭代算法 供应电压 时钟周期 
精简指令系统的优化技术探究被引量：1
《电脑迷》2018年第2期89-90,共2页于金博 
目前人们使用计算器,其能够达到各种使用目的,都是通过计算机的程序实现的。而每一个程序都是利用了一系列的有序指令才可完成。计算机中的指令作为执行某种基本操作的命令,可以指示计算机硬件完成指定的基本操作。目前的指令系统包括两...
关键词：精简指令系统 RISC 时钟周期 优化技术 
我们回来了!和AMD聊聊锐龙AMD Ryzen
《微型计算机》2017年第8期32-33,共2页陈鹏 
沉寂已久的AMD终于放出了大招，全新的锐龙AMD Ryzen7处理器在衡量单核性能的IPC（每时钟周期执行指令数）上大幅提升了52％，同时，八核十六线程也在多线程性能上有了大幅提升。
关键词：AMD 时钟周期 多线程 IPC 处理器 性能 指令 
基于FPGA的多cell腔的场平坦度控制被引量：2
《核技术》2017年第2期1-6,共6页张志刚 赵玉彬 徐凯 郑湘 李正 赵申杰 常强 侯洪涛 刘建飞 
国家自然科学基金(No.11335014)资助~~
在多cell腔的场平坦度控制处理中,最重要的算法为除法运算,而传统整数除法算法采用多次相减和移位的方法来实现,其算法存在以下缺点:相减运算消耗大量时钟即"吃时钟"、每完成一次算法所需时钟周期不固定以及此算法在实际工程中不能有效...
关键词：现场可编程门阵列 循环型 除法器 场平坦度控制 时钟周期 
考虑多时钟周期瞬态脉冲叠加的锁存窗屏蔽模型
《电子学报》2016年第12期3011-3019,共9页闫爱斌 梁华国 黄正峰 蒋翠云 易茂祥 
国家自然科学基金(No.61371025;No.61574052;No.61674048;No.61604001)
集成电路工艺水平的提升,使得由单粒子瞬态脉冲造成的芯片失效越发不容忽视.为了准确计算单粒子瞬态脉冲对锁存器造成的失效率,提出一种考虑多时钟周期瞬态脉冲叠加的锁存窗屏蔽模型.使用提出的考虑扇出重汇聚的敏化路径逼近搜索算法查...
关键词：锁存窗屏蔽 脉冲叠加 多时钟周期 扇出重汇聚 
适用于10Gbps以太网物理层收发器的变速箱电路设计被引量：1
《电子与封装》2015年第1期31-35,共5页黄安君 罗旸 雷淑岚 
提出一种新的变速箱电路的设计方法。在不降低变速箱两边数据传输比特率的前提下,使用电路中固定时钟源产生两个基础时钟,再通过这两个基础时钟组合成变速箱的输入时钟和输出时钟。其中组合后的时钟周期是不均等的,但是其平均周期值是定...
关键词：变速箱 不均等时钟周期 高速串行通信 SERDES 
全选清除导出
共12页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部