高速串行通信

作品数：51被引量：97H指数：6
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：张春王志华王自强袁帅胡雷钧更多>>
相关机构：东南大学西安电子科技大学常州市步云工控自动化有限公司清华大学更多>>
相关期刊：《航天标准化》《电子技术应用》《弹箭与制导学报》《通信对抗》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划教育部“新世纪优秀人才支持计划”国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的数据高速串行通信实现
《中文科技期刊数据库（引文版）工程技术》2024年第6期0005-0008,共4页吴大可 黄兵 
新时代背景下,海量数据信息的出现,使得现有通信系统的数据处理难度增大,数据通信带宽面临更大挑战。传统并行传输模式已经很难满足当前数据处理和通信要求,需要加强对数据传输效率的提高。通过对串行链路系统的合理运用,对传统并行链...
关键词：FPGA 数据 高速串行通信 
基于GTX接口的宇航用高速串口设计与应用被引量：1
《航天标准化》2022年第1期32-35,共4页肖斯雨 杨凯 王冠雄 孙泽渝 吴杰 
GTX(Gigabit Transceiver,吉比特收发器)是一种低功耗的收发器,可用于实现多种高速串行接口。GTX高速串行通信接口有宇航级单板、单机、系统级接口电路应用场景。文章针对GTX共性问题进行设计,面向宇航电子产品需求,优化PCB电源完整性...
关键词：高速串行通信 吉比特收发器(GTX) 电源完整性 信号完整性 
基于130 nm CMOS工艺的5 Gbit/s 10:1并串转换芯片被引量：2
《电子与封装》2020年第2期43-47,共5页孟辰星 黄光明 郭迪 
自然科学基金面上项目(11875145)
介绍了一种基于GSMC 130 nm CMOS工艺的高速率低功耗10:1并串转换芯片。在核心并串转换部分,该芯片使用了多相结构和树型结构相结合的方式,在输入半速率时钟的条件下,实现了10路500 Mbit/s并行数据到1路5 Gbit/s串行数据的转换。全芯片...
关键词：并串转换 收发器 高速串行通信 
国产化实时通信中间件DDS的跨平台实现和优化技术被引量：12
《现代雷达》2019年第7期39-43,共5页刘巍 黄智勇 
核高基重大专项课题(2016ZX01012101-003)
由于数据分发服务(DDS)一方面定义了以数据为中心的发布/订阅模型,允许应用程序实时地发布信息,并订阅所需要的信息;另一方面还提供了异步、松耦合、实时可靠数据分发服务质量(QoS)服务。所以,DDS适用于性能要求高、可预见性强的军用实...
关键词：数据分发服务 公共对象请求代理体系结构 实时发布订阅协议 服务质量 高速串行通信 国产化 实时通信中间件 跨平台 
基于Artix-7 FPGA的异步高速串行通信IP设计被引量：6
《现代电子技术》2018年第19期6-10,共5页王蕾 韩立峰 
陕西省电子信息系统综合集成重点实验室基金资助~~
设计一种基于Artix-7 FPGA的异步高速串行通信IP核,包含协议解析和抗干扰设计、跨时钟域缓冲区设计、用户接口和物理层接口设计,实现最小硬件系统。该IP核可结合高速串口驱动芯片简单对接至主流处理器,如DSP,ARM,PowerPC等,以扩展处理...
关键词：高速率通信 异步串行通信 DSP ARM Artix-7 处理器 
Virtex-5 GTX与Virtex-7 GTH间通信应用被引量：1
《微电子学与计算机》2018年第5期133-137,共5页王涛 杨靓 
基于Xilinx的高速串口协议进行通信匹配,针对Virtex-5GTX和Virtex-7GTH之间的差异性,需要对预加重、接收均衡值、接收终端电压以及发送差分电压等参数进行调整,才能保证二者之间数据正确收发.利用IBERT测得的实际通信参数来设置GTX/GTH...
关键词：GTX收发器 GTH FPGA 高速串行通信 
基于有限状态机的高速串口通信收发器的FPGA设计被引量：9
《计算机应用与软件》2017年第12期178-183,共6页陈孟春 冯建文 
国家自然科学基金项目(61471150)
针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环...
关键词：有限状态机 高速串行通信 收发器 FPGA 
一种适用于FPGA系统中的变速箱电路设计
《电子与封装》2016年第10期19-22,26,共5页罗旸 何光旭 雷淑岚 
设计了一种新型变速箱电路,变速箱两边采用同一时钟,不需要额外的时钟输入,使用计数器来控制位宽转变的整个过程,并产生标志位来控制变速箱数据的输入和输出。在不改变数据传输波特率的情况下,解决在传输过程中数据的重复或丢失问题,实...
关键词：变速箱 标志位控制 高速串行通信 SERDES FPGA系统 
基于DSP和FPGA的LVDS高速串行通信方案设计被引量：8
《电子测量技术》2016年第7期178-182,共5页刘喜梅 陈亚斐 覃庆良 
电力电子驱动装置在电力系统中运用比较广泛,而在电力电子驱动装置控制系统设计过程中,因为既要对数据进行高速运算,又要对高频信号进行快速处理,因此,控制器通常都采用DSP和FPGA这样的组合框架。在设计过程中,DSP和FPGA的通信问题一直...
关键词：DSP FPGA SPI LVDS 
适用于10Gbps以太网物理层收发器的变速箱电路设计被引量：1
《电子与封装》2015年第1期31-35,共5页黄安君 罗旸 雷淑岚 
提出一种新的变速箱电路的设计方法。在不降低变速箱两边数据传输比特率的前提下,使用电路中固定时钟源产生两个基础时钟,再通过这两个基础时钟组合成变速箱的输入时钟和输出时钟。其中组合后的时钟周期是不均等的,但是其平均周期值是定...
关键词：变速箱 不均等时钟周期 高速串行通信 SERDES 
全选清除导出
共6页<123456>
检索报告 对象比较 聚类工具 使用帮助 返回顶部