雷淑岚

作品数：5被引量：6H指数：2
导出分析报告
供职机构：中国电子科技集团第五十八研究所更多>>
发文主题：电路变速箱电路设计波特率循环冗余校验码更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《电子与封装》《微电子学》《半导体技术》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于区域分割技术的硬件木马检测方法被引量：1
《半导体技术》2017年第7期555-560,共6页迟归鹏 于宗光 周昱 雷淑岚 
提出了一种基于区域分割技术的硬件木马检测方法,通过电路设计和检测相结合的方式,在电路内植入能生成多种测试向量的自测试模块,且不同测试向量可使目标区域电路内部节点在工作时具有高、低翻转率的差异,采用区域独立供电网络设计及门...
关键词：硬件木马 区域分割 电源隔离 门控时钟 侧信道分析 
基于自比较方法的硬件木马检测技术被引量：2
《半导体技术》2016年第10期789-793,799,共6页王乔 于宗光 周昱 王林 雷淑岚 
硬件木马成为近年来硬件安全领域的一个新威胁。硬件木马可能在集成电路设计的各个阶段插入到电路中,一经流片,就不可修复更改,将对通信和安全等领域造成巨大损失。针对时序型硬件木马,提出一种不需要基准芯片的自比较硬件木马检测技术...
关键词：硬件木马 自比较 高级AES 马氏距离 检测技术 现场可编程门阵列(FPGA) 
一种适用于FPGA系统中的变速箱电路设计
《电子与封装》2016年第10期19-22,26,共5页罗旸 何光旭 雷淑岚 
设计了一种新型变速箱电路,变速箱两边采用同一时钟,不需要额外的时钟输入,使用计数器来控制位宽转变的整个过程,并产生标志位来控制变速箱数据的输入和输出。在不改变数据传输波特率的情况下,解决在传输过程中数据的重复或丢失问题,实...
关键词：变速箱 标志位控制 高速串行通信 SERDES FPGA系统 
一种改进的40Gb/s以太网循环冗余校验方法及电路设计被引量：2
《微电子学》2015年第2期245-248,257,共5页陈小莹 于宗光 雷淑岚 周昱 印琴 庞立鹏 
江苏省"333"工程科研项目资助(BRA2011115)
针对在40Gb/s以太网规范中定义的循环冗余校验码(Cyclic Redundancy Code,CRC)计算关键路径过长的问题,提出了一种分块处理的方法来缩短每条关键路径的计算时间,从而满足时序的要求。对电路进行仿真,并使用中芯国际65nm工艺库进行综合...
关键词：40Gb/s以太网 CRC-32 数据分块 综合 
适用于10Gbps以太网物理层收发器的变速箱电路设计被引量：1
《电子与封装》2015年第1期31-35,共5页黄安君 罗旸 雷淑岚 
提出一种新的变速箱电路的设计方法。在不降低变速箱两边数据传输比特率的前提下,使用电路中固定时钟源产生两个基础时钟,再通过这两个基础时钟组合成变速箱的输入时钟和输出时钟。其中组合后的时钟周期是不均等的,但是其平均周期值是定...
关键词：变速箱 不均等时钟周期 高速串行通信 SERDES 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部