周灏

作品数：5被引量：8H指数：2
导出分析报告
供职机构：复旦大学更多>>
发文主题：FPGA流水线现场可编程门阵列延时ECC更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《计算机工程》《复旦学报（自然科学版）》更多>>
所获基金：国家高技术研究发展计划上海市“科技创新行动计划”国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于深度学习的FPGA快速布局算法被引量：1
《复旦学报（自然科学版）》2019年第6期687-695,共9页刘伟 王伶俐 周灏 
本文提出一种新型的基于深度学习的FPGA快速布局算法,将FPGA布局转化为动态的进行逻辑单元块的选择和逻辑单元块位置确定的过程,从而实现电路网表在FPGA上的逐步布局.其中每一个逻辑单元块的位置确定由训练好的深度学习网络预测实现,所...
关键词：现场可编程门阵列 深度学习 布局算法 
带DLL反馈的延迟内插法TDC在FPGA上的实现被引量：3
《复旦学报（自然科学版）》2015年第1期79-84,共6页邵琦 周灏 来金梅 
国家高技术研究发展计划资助项目(2012AA012001)
本文设计了在FPGA上实现的一款带全数字的延时锁定环（DLL）反馈的TDC电路,该TDC采用了延迟内插法延迟链结构.解决了利用FPGA配置电路对FPGA内部开关参数进行高低温（-55-125℃）测试的问题.延迟链选择的是FPGA中快速进位链,在0.18μm工...
关键词：现场可编程门阵列 时间数字转换 延迟内插法 数字延时锁定环 
一种高速FPGA配置电路设计被引量：1
《复旦学报（自然科学版）》2013年第4期479-485,共7页毛劲松 叶海江 周灏 王健 来金梅 
国家"863"高技术研究发展计划(2012AA012001)资助项目
针对当前FPGA芯片编程下载(配置)电路结构上的不足导致位流下载回读吞吐率较低问题,设计了一种流水线编程下载电路结构,将位流下载分两级流水线并行实施,第一级通过快速解析位流的指令集实现数据包的分拆,第二级将解析出的数据包送达内...
关键词：现场可编程逻辑门阵列 编程下载 吞吐率 CRC32 ECC 
基于数字延时锁相环的FPGA IO延时管理电路被引量：2
《复旦学报（自然科学版）》2013年第4期497-504,共8页王鹏翔 周灏 来金梅 
国家"863"高技术研究发展计划(2012AA012001)资助项目
本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口...
关键词：现场可编程门阵列 过采样量化 Gear-Shift机制 延时锁相环 IO延时管理 
一种SEU硬核检测电路的设计与实现被引量：1
《计算机工程》2011年第20期252-254,267,共4页崔鹏 陈利光 来金梅 周灏 鲍丽春 
国家"863"计划基金资助项目(2007AA01Z285);国家自然科学基金资助项目(60876015);上海市科技创新行动计划基金资助项目"国产自主知识产权FPGA的产业化应用和深入研发"(08706200101)
现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储...
关键词：现场可编程门阵列 单粒子翻转 循环冗余校验 SEU检测 片上可编程系统 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部