王健

作品数：20被引量：46H指数：4
导出分析报告
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文主题：现场可编程门阵列FPGA内建自测试层次化可编程逻辑器件更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《计算机工程》《半导体技术》《电子学报》《微电子学与计算机》更多>>
所获基金：国家高技术研究发展计划国家自然科学基金上海市“科技创新行动计划”国家重点实验室开放基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
FPGA中适用于低位宽乘累加的DSP块被引量：1
《复旦学报（自然科学版）》2020年第5期575-584,共10页樊迪 王健 来金梅 
Xilinx和Intel生产的许多先进现场可编程门阵列(Field Programmable Gate Array,FPGA)中,通常采用具有较高的固定位宽乘法器的数字信号处理(Digital Signal Processing,DSP)模块,它们往往不能高效支持低位宽乘累加(Multiply Accumulate,...
关键词：现场可编程门阵列 数字信号处理 乘累加 低位宽 
SOC嵌入式数字IP核通用测试方法被引量：6
《微电子学与计算机》2019年第2期26-30,共5页马昕煜 徐瀚洋 王健 
国家级军口项目资助(1067GK0064)
本文基于IEEE标准设计了一种通用的、低成本的嵌入式IP核测试方法.该方法通过仅重新定义待测IP的端口数量和名称,即可完成各种数字IP核测试电路设计以及集成,该方法支持IEEE1500标准中的所定义的全部11条通用指令所对应的工作模式,以此...
关键词：IEEE1500 IEEE1687 IP核测试 RAM 
基于BIST方法的新型FPGA芯片CLB功能测试方法被引量：5
《复旦学报（自然科学版）》2017年第4期488-494,共7页石超 王健 来金梅 
新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所...
关键词：现场可编程门阵列 可编程逻辑块 功能测试 内建自测试 
基于串扰延时查找表的静态时序分析方法
《复旦学报（自然科学版）》2016年第6期799-805,814,共8页张军 王健 来金梅 
复旦大学专用集成电路与系统国家重点实验室资助项目(2015MS007)
提出了一种基于串扰延时查找表的静态时序分析方法.该方法首先由芯片版图提取出串扰线仿真电路,然后采用批处理仿真方式得到串扰延时库.之后采用串扰延时分析算法,通过算法自动计算出跳变时间差和负载,处理多攻击线等,最终基于串扰延时...
关键词：串扰 静态时序分析 串扰延时查找表 串扰延时分析算法 
基于部分重配置的FPGA内嵌BRAM测试方法被引量：3
《复旦学报（自然科学版）》2016年第6期806-814,共9页李圣华 王健 来金梅 
对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,...
关键词：现场可编程门阵列 块随机存储器 内建自测试 部分重配置 ICAP 
一种基于FPGA快速进位链的时间数字转换电路被引量：3
《复旦学报（自然科学版）》2016年第1期59-67,共9页王丹 王健 来金梅 
设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使...
关键词：时间数字转换器 时间间隔测量 现场可编程门阵列 
基于关键路径的FPGA时序电路最大工作频率测试方法
《复旦学报（自然科学版）》2015年第6期706-712,720,共8页袁靖茹 杨震 刘威 王健 来金梅 
常规的测试时序电路最大工作频率的方法不仅受到测试设备测试能力的限制,还需要针对待测电路开发一套测试激励并逐个对待测电路进行测试,而不同的测试激励将带来测试误差.针对上述问题,提出了一种通过构建内建自测试(Build-in Self Test...
关键词：FPGA 时序电路 最大工作频率 内建自测试 关键路径抽取 
65nm FPGA中基于位宽选择的高速Block RAM设计
《复旦学报（自然科学版）》2015年第1期85-90,97,共7页陈丹 王健 张昕睿 来金梅 
国家高技术研究发展计划资助项目(2012AA012001)
针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS...
关键词：现场可编程门阵列 块随机存储器 位宽可配置 延迟反馈 
一种新型的FPGA配置位流压缩算法被引量：4
《复旦学报（自然科学版）》2014年第3期365-370,共6页王驰 王健 杨萌 来金梅 
国家高技术研究发展计划(2012AA012001)资助项目
针对FPGA位流存储空间和下载时间日益增大的问题，提出了一种新型的位流压缩算法．该算法利用位流中存在的局部稀疏特性，对出现频次较高的少1符号进行压缩编码．本文围绕Virtex-4系列FPGA位流展开实验，分析了该算法中不同参数取值对...
关键词：现场可编程门列阵 配置位流 符号维度压缩 
可扩展和低功耗FPGA全定制配置电路设计被引量：2
《复旦学报（自然科学版）》2014年第1期1-8,共8页张东越 王健 来金梅 鲍丽春 
国家"863"高技术研究发展计划资助项目(2012AA012001)
针对现场可编程逻辑阵列(FPGA)器件规模日益扩大带来的FPGA编程下载电路扩展性和功耗问题,采用层次化和模块化方法设计编程下载全定制电路,引入新的器件"左""右"分区选择信号,去耦合列地址和帧地址,同时用硬件可编程思想设计字线/位线...
关键词：FPGA 编程下载 65nm 全定制 易扩展 低功耗 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部