陈海民

作品数：4被引量：7H指数：2
导出分析报告
供职机构：解放军信息工程大学电子技术学院更多>>
发文主题：乘法器嵌入式微处理器密码部分积BOOTH编码更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《计算机工程与设计》《计算机应用研究》《计算机工程》《计算机应用》更多>>
所获基金：国家自然科学基金国家重点实验室开放基金郑州市创新型科技人才队伍建设工程项目更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
密码嵌入式处理器中高速缓存的研究与设计
《计算机工程与设计》2012年第8期3000-3005,共6页王晓燕 杨先文 陈海民 
国家自然科学基金项目(61072047);现代通信国家重点实验室基金项目(9140C1106021006);郑州市科技创新型科技人才队伍建设工程基金项目(096SYJH21099)
为了提高密码嵌入式处理器的运行效率,给出了一种哈佛结构的高速缓存(Cache)设计,包括指令Cache(iCache)和数据Cache(dCache)。采用双端口RAM和较低的硬件开销设计了标签存储器和指令/数据存储器,并描述了iCache和dCache控制流程。实现...
关键词：密码嵌入式处理器 哈佛结构 高速缓存 双端口RAM 现场可编程逻辑 
基于Radix-4 Booth编码的乘法器优化设计被引量：5
《计算机工程》2012年第1期233-235,共3页陈海民 李峥 谢铁顿 
国家自然科学基金资助项目(61072047);郑州市创新型科技人才队伍建设工程基金资助项目(096SYJH21099);现代通信国家重点实验室基金资助项目(9140C1106021006)
传统Radix-4 Booth编码在负值部分积生成过程中会产生大量求补操作,影响乘法器的工作效率。为此,提出一种重组部分积的乘法器优化设计。通过增加一个"或"门运算以及重组硬连线,避免求补过程中的加法运算,并且未产生多余的部分积。在32...
关键词：Radix-4Booth编码 乘法器 部分积 关键路径延迟 芯片面积消耗 
嵌入式微处理器分支预测的设计与实现被引量：2
《计算机应用》2011年第7期2004-2007,共4页陈海民 李峥 王瑞蛟 
国家自然科学基金资助项目(61072047);郑州市创新型科技人才队伍建设工程项目(096SYJH21099);现代通信国家重点实验室基金资助项目(9140C1106021006)
针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和...
关键词：嵌入式微处理器 流水线 ARM指令集 分支预测 失效代价 
基于ARMv4T架构指令集的乘法器设计
《计算机应用研究》2011年第2期587-590,共4页陈海民 李峥 杨先文 
国家自然科学基金资助项目(61072047);现代通信国家重点实验室基金资助项目(9140C1106021006);郑州市创新型科技人才队伍建设工程(096SYJH21099)
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2～5个...
关键词：ARMv4T架构 乘法器 可变执行周期 Radix-4Booth编码 4-2压缩树 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部