时钟抖动

作品数：168被引量：275H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：吴义华朱樟明王砚方丁瑞雪何正淼更多>>
相关机构：电子科技大学西安电子科技大学中国科学技术大学华为技术有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=锁相x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
2.2 GHz锁相环集成电路
《电子元件与材料》2023年第8期1017-1024,共8页李君丞 郭迪 赵聪 陈强军 石群祺 
国家自然科学基金面上项目(11875145)。
为满足高速数据传输系统对高速低抖动采样时钟的需求,通过Simulink行为级建模验证和Cadence工具设计仿真,基于TSMC 180 nm BCD工艺设计制造了2.2 GHz电荷泵锁相环芯片,并进行了测试。锁相环电路在电荷泵中采用带反馈运算放大器的低漏电...
关键词：锁相环 压控振荡器 电荷泵 时钟抖动 模拟集成电路 
一种低功耗倍频延迟锁相环设计被引量：1
《微电子学与计算机》2022年第12期93-99,共7页诸荣臻 潘意杰 唐中 
宁波市“2025科技创新”重大专项(2019B10082)。
多相时钟是集成电路的关键模块之一,在模拟数字转换器(Analog-to-Digital Converter,ADC),或是时间数字转换器(Time-to-Digital Converter,TDC)等电路中有大量的应用.多相时钟通常由延迟锁相环(Delay-Locked Loop,DLL)与锁相环(Phase-Lo...
关键词：延迟锁相环 时钟抖动 低功耗 电荷泵 
基于时钟树机制的超高速数字锁相放大系统被引量：4
《数据采集与处理》2019年第4期715-722,共8页邱亮 茆亚洲 彭滟 朱亦鸣 
在超高速数字锁相系统中,虽然可以采用时间交替并行模数转换(Analog-to-digital converter,ADC)结构解决采样速率和采样精度的矛盾,但系统极易受各通道采样时钟抖动的影响。在分析采样时钟抖动与采样有效位数及动态范围关系的基础上,设...
关键词：时间交替采样 时钟抖动 模数转换器 锁相放大器 信噪比 
高速宽带锁相环的相位噪声影响研究被引量：5
《微电子学》2019年第4期467-470,476,共5页刘琨 李铁虎 张俊安 
重庆市技术创新与应用示范项目(cstc2018jszx-cyztzx0049,cstc2018jszx-cyztzx0204,cstc2018jszx-cyztzx0206)
介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工...
关键词：锁相环 相位噪声 时钟抖动 工艺角 
基于多中继散射组网的时钟恢复方案
《计算机测量与控制》2018年第10期280-285,共6页赵靖远 张涛 李斐 
国家自然科学基金青年科学基金项目(61701368)
由于目前存在的准同步时钟恢复方案不能够满足多中继散射通信的抖动指标,所以提出一种在多中继的散射信道中的低抖动时钟恢复方案;该方案由一个数字锁相环和一个模拟锁相环共同实现,即双环提取方案;数字锁相环主要是利用定时误差恢复出...
关键词：时钟恢复 锁相环 双环提取方案 时钟抖动 
WLAN产品中低噪声时钟产生电路设计技巧
《集成电路应用》2018年第10期10-14,共5页陈艳 衣晓峰 李博文 
国家集成电路产业研究与开发专项(802.11n无线局域网MIMO RF芯片及其系统解决方案)
WLAN产品中的低噪声时钟产生电路主要通过锁相环(PLL)来实现的,对PLL从线性系统角度进行分析与推导,给出一种从实践中总结出的优化环路参数的方法-噪声贡献分析法,通过噪声贡献大小有针对性地对PLL系统中各模块的参数进行优化,从而实现...
关键词：锁相环 相位噪声 时钟抖动 无线局域网 
基于数字方式实现的锁相环自测试电路被引量：1
《中国集成电路》2018年第5期27-32,共6页于建华 陈剑 李嘉 
时钟抖动、时钟精度和锁相环倍频功能是否符合预定规格是评价锁相环好坏的重要参数,但高精度的锁相环对应的测试设备昂贵、测试周期长且需要专业人士进行操作,大大增加了中小型设计公司项目的测试成本和时间。本文介绍了一种自主研发的...
关键词：锁相环 时钟精度 时钟抖动 数字电路 
一种应用于TDC的低抖动延迟锁相环电路设计被引量：6
《电子学报》2017年第2期452-458,共7页吴金 张有志 赵荣琦 李超 郑丽霞 
江苏省自然科学基金(No.BK2012559);中央高校基本科研业务费专项资金资助;江苏省普通高校研究生科研创新计划资助项目(No.SJLX15_0098)
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS...
关键词：延迟锁相环 时间数字转换器 静态相位误差 宽动态范围 时钟抖动 
基于锁相环的遥感相机采样电路设计与优化被引量：2
《航天返回与遥感》2016年第2期66-73,共8页梁楠 李涛 吴淞波 
国家重大科技专项工程
高分辨率时间延迟积分电荷耦合器件(TDICCD)遥感相机成像系统设计中,通道数量、高频时钟品质、高速数据传输误码率与相机小型化设计已经成为相互制约的矛盾。目前,为了减小系统体积质量、提高图像信噪比,将采样电路放入相机主体的焦平...
关键词：时间延迟积分电荷耦合器件 时钟抖动 信噪比 锁相环 误码率 电路设计 遥感相机 
视频处理器中电荷泵锁相环设计
《半导体技术》2012年第10期750-754,共5页邓文娟 邹继军 刘树博 王嵩 陈坚 陈培根 
国家自然科学基金资助项目(61067001)
为产生一个与视频信号中的行同步信号严格同步的时钟信号,设计了一种数模混合结构的电荷泵锁相环(PLL)电路。通过对锁相环电路中鉴频鉴相器、电荷泵电路、振荡器电路设计适当改进,实现了性能稳定的时钟信号。采用中芯国际公司的0.35μm ...
关键词：视频解码芯片 同步信号 电荷泵锁相环 互补型金属氧化物半导体 时钟抖动 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部