时钟抖动

作品数：168被引量：276H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：吴义华朱樟明王砚方丁瑞雪何正淼更多>>
相关机构：电子科技大学西安电子科技大学中国科学技术大学华为技术有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=电路x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
2.2 GHz锁相环集成电路
《电子元件与材料》2023年第8期1017-1024,共8页李君丞 郭迪 赵聪 陈强军 石群祺 
国家自然科学基金面上项目(11875145)。
为满足高速数据传输系统对高速低抖动采样时钟的需求,通过Simulink行为级建模验证和Cadence工具设计仿真,基于TSMC 180 nm BCD工艺设计制造了2.2 GHz电荷泵锁相环芯片,并进行了测试。锁相环电路在电荷泵中采用带反馈运算放大器的低漏电...
关键词：锁相环 压控振荡器 电荷泵 时钟抖动 模拟集成电路 
WLAN产品中低噪声时钟产生电路设计技巧
《集成电路应用》2018年第10期10-14,共5页陈艳 衣晓峰 李博文 
国家集成电路产业研究与开发专项(802.11n无线局域网MIMO RF芯片及其系统解决方案)
WLAN产品中的低噪声时钟产生电路主要通过锁相环(PLL)来实现的,对PLL从线性系统角度进行分析与推导,给出一种从实践中总结出的优化环路参数的方法-噪声贡献分析法,通过噪声贡献大小有针对性地对PLL系统中各模块的参数进行优化,从而实现...
关键词：锁相环 相位噪声 时钟抖动 无线局域网 
基于数字方式实现的锁相环自测试电路被引量：1
《中国集成电路》2018年第5期27-32,共6页于建华 陈剑 李嘉 
时钟抖动、时钟精度和锁相环倍频功能是否符合预定规格是评价锁相环好坏的重要参数,但高精度的锁相环对应的测试设备昂贵、测试周期长且需要专业人士进行操作,大大增加了中小型设计公司项目的测试成本和时间。本文介绍了一种自主研发的...
关键词：锁相环 时钟精度 时钟抖动 数字电路 
基于锁相环的遥感相机采样电路设计与优化被引量：2
《航天返回与遥感》2016年第2期66-73,共8页梁楠 李涛 吴淞波 
国家重大科技专项工程
高分辨率时间延迟积分电荷耦合器件(TDICCD)遥感相机成像系统设计中,通道数量、高频时钟品质、高速数据传输误码率与相机小型化设计已经成为相互制约的矛盾。目前,为了减小系统体积质量、提高图像信噪比,将采样电路放入相机主体的焦平...
关键词：时间延迟积分电荷耦合器件 时钟抖动 信噪比 锁相环 误码率 电路设计 遥感相机 
RDRFR时钟抖动校正电路的研究与设计
《电子信息对抗技术》2015年第6期77-82,共6页向国利 吕幼新 檀鹏超 
介绍了一种可重构直接射频采样接收机(RDRFR),而射频采样时钟抖动是影响RDRFR性能的主要因素之一。为了去采样时钟抖动,对射频采样时钟抖动进行了分析与建模,在此基础上研究了去采样时钟抖动的可行性方法。利用相位调制解调的思想,给出...
关键词：可重构 二次采样 时钟抖动 相位调制 
基于脉宽收缩和累积寄存器的片上时钟抖动测试电路被引量：1
《中国科学：信息科学》2014年第10期1216-1225,共10页冯为蕾 冯建华 叶红飞 张兴 
国家自然科学基金(批准号:61176039)资助项目
本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由...
关键词：脉宽收缩 时钟抖动 片上测量 抖动测试 累积寄存器 
高速低抖动时钟稳定电路设计被引量：14
《电子测量与仪器学报》2011年第11期966-971,共6页陈红梅 邓红辉 张明文 陶阳 尹勇生 
国家自然科学基金面上项目(编号:61076026)资助
基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改进：设计基于Rs锁存器的新型鉴相器，消除传统鉴相器相位误差积累效应；采用连续时间积分器取代...
关键词：高速模数转换器 延迟锁相环 占空比调整电路 连续积分器 时钟抖动 
用于高速ADC的低抖动时钟稳定电路被引量：2
《半导体技术》2008年第12期1143-1147,共5页张红 周述涛 张奉江 张正璠 
介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用...
关键词：高速A/D转换器 延迟锁相环 占空比稳定 时钟抖动 
信号串扰对高速模数转换器性能影响的分析被引量：1
《数据采集与处理》2008年第4期486-491,共6页孙磊 安建平 武岩波 
基于实际电路的模数转换系统建立性能分析模型,分析电路信号串扰对转换时钟的干扰,并对转换时钟在信号串扰和噪声影响下的模数转换性能进行研究,推导出有信号串扰时的时钟抖动的模数转换解析表达式,证明转换结果含有和串扰信号频率相关...
关键词：模数转换器 时钟抖动 信噪比 电路噪声 
千兆高速采集系统的硬件电路设计被引量：1
《单片机与嵌入式系统应用》2007年第5期23-26,共4页胡明武 丁庆生 向荣 
运用美国国家半导体公司的超高速8位A/D转换器(ADC08D1000),配合Altera公司的高端FPGA(Stratix II,EP2S60),实现高速双通道采集系统,每个通道的采样频率可达1GHz。该采集系统的实现难点是硬件电路的设计和制作。本文重点介绍该采集电路...
关键词：高速采集 LVDS 时钟抖动 孔径抖动 微带差分走线 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部