时钟管理

作品数:61被引量:88H指数:5
导出分析报告
相关领域:自动化与计算机技术电子电信更多>>
相关作者:赵慧斌周润泽徐科军叶以民李小群更多>>
相关机构:电子科技大学国家电网有限公司华为技术有限公司中兴通讯股份有限公司更多>>
相关期刊:《数字技术与应用》《半导体技术》《计算机工程与应用》《电测与仪表》更多>>
相关基金:国家自然科学基金上海市科学技术委员会资助项目云南省教育厅科学研究基金国家重点实验室建设项目计划更多>>
-

检索结果分析

结果分析中...
选择条件:
  • 学科=电子电信—信息与通信工程x
条 记 录,以下是1-6
视图:
排序:
基于FPGA的八通道高速ADC的时序设计被引量:2
《电讯技术》2013年第12期1629-1632,共4页徐立升 徐根倩 马正欣 宋早迪 蒋秀波 周冬冬 秦智超 
针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和...
关键词:无线数据传输 多通道ADC 串行数据 并行数据 时钟管理 时序设计 
STCD10x0:低功耗时钟分配芯片
《世界电子元器件》2008年第9期60-60,共1页
意法半导体推出一系列时钟分配芯片,新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC,用于提高嵌入式应用和手持产品的时钟管理精确度,首次推出的产品共有六款。
关键词:时钟分配 芯片 低功耗 手持产品 意法半导体 嵌入式应用 独立控制 时钟管理 
低功耗全流水线JPEG-LS无损图像编码器的VLSI设计被引量:6
《清华大学学报(自然科学版)》2007年第10期1654-1657,共4页李晓雯 陈新凯 李国林 王志华 
国家自然科学基金资助项目(60372021)
针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。...
关键词:超大规模集成电路 图像编码器 JPEG—LS 全流水结构 时钟管理 
安森美半导体推出低歪曲率扇出缓冲器
《电子与电脑》2007年第1期56-56,共1页
安森美半导体(ONSemiconductor)进一步拓展原有高性能时钟管理解决方案产品系列.推出3款新高精确度、低歪曲率且配备CMOS输出的1:4时钟扇出缓;中器.NB3N551,NB3L553以及NB3N2304NZ大幅超越竞争产品的性能表现。主要用来产生系统...
关键词:安森美半导体 扇出缓冲器 曲率 自动化测试设备 时钟管理 性能表现 高精确度 CMOS 
SCAN25100 CPRI:串行/解串器
《世界电子元器件》2006年第11期84-84,共1页
美国国家半导体推出可支持下一代基站结构的2457.6Mbps、1228.8Mbps及614.4Mbps SCAN25100 CPRI串行/)辑串器,除内置准确的延迟校准电路及独立的发送和接收系统锁相环路外,还具备先进的高速混合信号和时钟管理及信号调节等功能。...
关键词:串行/解串器 美国国家半导体 接收系统 锁相环路 校准电路 信号调节 时钟管理 混合信号 
极品数码音源系统设计制作详解——解码器篇(二)
《无线电与电视》2006年第4期47-52,共6页黄宗祥 
10.时钟管理电路 一个数字系统能否可靠稳定地工作,并且要获得高性能,主时钟的性能以及时钟管理电路是关键中的关键。首要的条件就是需要一个高精度低抖动的工作主时钟。为什么要采用高精度低抖动的时钟系统呢?数字电路一般分为组...
关键词:数码音源系统 设计制作 时序逻辑电路 解码器 时钟管理 详解 组合逻辑电路 数字电路 信号传输 高精度 
检索报告 对象比较 聚类工具 使用帮助 返回顶部