流水线A/D转换器

作品数：41被引量：60H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：李儒章王育新徐鸣远沈晓峰付东兵更多>>
相关机构：西安电子科技大学中国电子科技集团第二十四研究所中国科学院微电子研究所电子科技大学更多>>
相关期刊：《微电子学与计算机》《现代电子技术》《电测与仪表》《电子器件》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国防科技重点实验室基金教育部“新世纪优秀人才支持计划”更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
采用分段平移技术校正流水线A/D转换器级间增益的方法
《微电子学》2022年第4期587-596,共10页雷郎成 王忠焰 詹勇 刘虹宏 胡永菲 杜宇彬 付东兵 
模拟集成电路国家级重点实验室基金资助项目(6142802010702)。
分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码...
关键词：流水线A/D转换器 增益失配 运放有限增益 流水线级间增益误差 
一种基于MDAC优化的低功耗流水线A/D转换器被引量：4
《电子技术应用》2017年第1期68-71,共4页杨龙 王宗民 
设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18...
关键词：功耗OTA MDAC 动态偏置 流水线A/D转换器 
12 bit 200 MS/s时间交织流水线A/D转换器的设计
《半导体技术》2015年第9期647-652,662,共7页杨阳 张科峰 任志雄 刘览琦 
国家科技重大专项资助项目(2010ZX03007-002-02)
介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC)。流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率...
关键词：A/D转换器(ADC) 时间交织 流水线 运算放大器共享 时序扭曲 
一种可重构流水线ADC的设计被引量：1
《现代电子技术》2012年第12期146-148,共3页陈振宇 王立志 杨勇 
对多标准无线通信系统中的A/D转换器进行了研究,根据无线通信系统的特点,构建了一个新型可重构流水线A/D转换器结构,该A/D转换器的可重构功能是通过在低分辨率下关断子级流水线来实现的。转换器的系统指标为6～14b,从而可以在保证不影响...
关键词：多标准无线通信系统 流水线A/D转换器 可重构控制 性能仿真 
一种低功耗14位10MS/s流水线A/D转换器被引量：1
《微电子学与计算机》2012年第4期49-52,57,共5页周佳宁 李荣宽 
基于0.6μm BiCMOS工艺,设计了一个低功耗14位10MS/s流水线A/D转换器.采用了去除前端采样保持电路、共享相邻级间的运放、逐级递减和设计高性能低功耗运算放大器等一系列低功耗技术来降低ADC的功耗.为了减小前端采样保持电路去除后引入...
关键词：模数转换器 去除采样保持电路 RC时间常数匹配 运放共享 低功耗 
流水线A/D转换器最新研究进展被引量：2
《微电子学》2011年第4期587-593,共7页陈珍海 黄嵩人 季惠才 于宗光 郭良权 
基于运算跨导放大器(OTA)和开关电容的流水线A/D转换器(ADC)需要使用高增益大带宽OTA来保证其速度和精度。在纳米级CMOS工艺条件下,高性能OTA的设计和实现更加困难,功耗更大,成为基于OTA的流水线A/D转换器提高速度和精度的瓶颈。介绍了...
关键词：A/D转换器 运算跨导放大器 开关电容 比较器 电荷域 
用于CMOS图像传感器内置流水线ADC的采样/保持电路
《微电子学》2011年第3期327-331,共5页李兆文 魏廷存 郑然 
2009年度国家自然科学基金资助项目(60972157)
设计了用于CMOS图像传感器内置流水线ADC的采样/保持电路,该电路具有10位采样精度和50 MHz采样速率,采用开关电容电荷重分布式结构,加入图像传感器的黑光校准功能。放大器采用全差分套筒式共源共栅增益增强型结构,保证了所需的增益和带...
关键词：CMOS 图像传感器 流水线A/D转换器 采样保持电路 黑光校准 
无采样保持运放的12位流水线A/D转换器
《电子产品世界》2011年第5期39-42,共4页赵晓晓 李福乐 
设计了一个12位200MS/s中频采样的流水线ADC,将输入信号采样保持功能集成在第一级级电路中,从而省去了采样保持运算放大器电路(SHA-less)。设计了带有占空比稳定功能的时钟延迟锁相环电路(DLL),同时有效控制采样时钟的抖动保证高频输入...
关键词：流水线A/D转换器 SHA-less DLL 增益自举 密勒补偿OTA 片上参考驱动 动态比较器 
基于Verilog-A的流水线ADC双余量曲线行为级建模被引量：2
《微电子学》2010年第6期880-883,889,共5页罗敏 王新胜 尹帅 
流水线ADC使用数字校正算法来提高精度。与传统的数字校正算法不同,基于统计的数字校正算法是在产生双余量曲线的基础上完成的,所以,双余量曲线的产生至关重要。Verilog-A为模拟电路提供了一种自顶向下的设计方法,在短时间内验证设计者...
关键词：流水线A/D转换器 VERILOG-A 双余量曲线 
一种高线性度14位40MS/s流水线A/D转换器被引量：2
《微电子学》2010年第6期765-769,773,共6页王晋雄 刘力源 李冬梅 
国家高技术研究发展(863)计划基金资助项目"极低功耗系统芯片设计关键技术及应用"(2008AA010700)
设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC)。采用增益自举密勒补偿两级运放,可在保证2Vp-p差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态比...
关键词：流水线A/D转换器 增益自举 密勒补偿 OTA 动态比较器 
全选清除导出
共5页<12345>
检索报告 对象比较 聚类工具 使用帮助 返回顶部