采样保持电路

作品数：144被引量：123H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：任俊彦许俊吴建兴朱樟明陈珍海更多>>
相关机构：电子科技大学东南大学西安电子科技大学中国科学院更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划模拟集成电路国家重点实验室开放基金中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于0.18μm CMOS工艺的低功耗采样保持电路
《微电子学》2024年第3期355-361,共7页韩昌霖 丁浩 吴建飞 
国家自然科学基金青年基金(62104255)。
基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了...
关键词：ADC CMOS工艺 低功耗 采样保持电路 馈通消除 
基于SiGe BiCMOS工艺的8 GS/s采样保持电路
《半导体技术》2024年第5期499-504,共6页李飞 吴洪江 龚剑 曹慧斌 
为实现数字通信对高速模数转换器的要求,基于0.18μm SiGe BiCMOS工艺提出了一款8 GS/s采样率、6 bit的采样保持电路。电路采用全差分开环结构,利用射极跟随型采样开关实现了电路高采样率。采样开关中采用晶体管线性补偿技术,有效地提...
关键词：采样保持电路 SiGe BiCMOS工艺 射极跟随型采样开关 前馈电容 馈通补偿电路 
160Msps双通道时间交织的采样保持电路设计
《集成电路应用》2023年第11期1-3,共3页汪杰 谢亮 
阐述一种双通道时间交织采样保持电路的设计,它是基于电源电压3.3V,0.13μm CMOS工艺,应用于12位160Msps双通道时间交织流水线模数转换器(ADC)中,改善型栅压自举开关被设计用来实现高的线性度。仿真结果表明,当采样速率为160Msps时,有...
关键词：采样保持电路 ADC 时间交织 栅压自举开关 
一种用于Pipeline ADC的高线性度栅压自举开关
《微电子学》2023年第5期758-763,共6页王巍 税绍林 戴佳洪 赵汝法 刘斌政 袁军 马力 王育新 王妍 
重庆市科技局产业化项目(CSTC2018JSZX-CYZTZX0211,CSTC2018JSZX-CYZTZX0048);模拟集成电路国家级重点实验室开放项目(2022-JCJQ-LB-049-1);重庆市科技局自然科学基金(CSTB2022NSCQ-MSX1389);重庆市留学人员回国创业创新支持计划(2204012976831207)
在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信...
关键词：栅压自举开关 采样保持电路 非线性电容 主路径 辅助路径 
8位高速低功耗流水线型ADC优化设计研究被引量：2
《科技创新与应用》2023年第24期60-63,67,共5页黄玮 谢亚伟 居水荣 
江苏省教育厅高校优秀科技创新团队项目(苏教科[2021]1号)。
采用每级为1.5位精度的7级流水线结构,即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块,消除ADC实现过程中各种因素的影响,提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后,测...
关键词：流水线型ADC 采样保持电路 动态比较器 数字校准和输出寄存 低功耗 信噪比 
一种40 GSa/s超宽带采样保持电路被引量：1
《固体电子学研究与进展》2023年第2期163-167,共5页罗宁 周猛 张有涛 叶庆国 
基于0.7μm的InP双异质结双极晶体管(DHBT)工艺设计了一种超高速宽带采样保持电路。输入缓冲器采用Cherry-Hooper结构有效提升了电路的增益和带宽。时钟缓冲器采用多级Cascode结构提升时钟信号的带宽。芯片面积1.40 mm×0.98 mm,总功耗...
关键词：采样保持电路 超高速 超宽带 磷化铟 异质结双极晶体管 
一种基于BIFET工艺的采样保持电路
《固体电子学研究与进展》2022年第4期317-322,共6页周远杰 罗寻 何峥嵘 王成鹤 范国亮 杨阳 徐佳丽 
基于双极兼容PJFET(BIFET)工艺,设计了一种单片采样保持电路,介绍了采样保持电路总体架构以及工作原理。电路内部包含输入级运算放大器、电压比较器、模拟开关、输出级运算放大器以及偏置电路等单元。对保持电路中的环路稳定性设计、保...
关键词：BIFET工艺 采样保持电路 环路稳定性 保持低漏电 
一种应用于折叠/插值型ADC的高速宽带采样保持电路
《电子产品世界》2022年第5期63-66,共4页钟科 张正平 
本文提出了一种基于0.18μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB,...
关键词：开环采样保持电路 数字校准 折叠插值 
多通道14位125MSPS流水线型ADC设计被引量：1
《电子器件》2022年第2期263-266,共4页龙善丽 贺克军 童紫平 张紫乾 徐福彬 唐兴刚 
纵向新品(2017XP1105)
针对通信系统对多通道、高速、高精度数据转换器国产化的迫切需求,设计了一款基于流水线架构的八通道14位125 MSPS模数转换器,采用多位量化增益数模单元实现了流水线的第一级子级,最后一级采用4位flash ADC,多位量化较好地抑制了后级电...
关键词：A/D转换器 采样保持电路 有效位数 无杂散动态范围 
一种高输入低输出阻抗的互补开关式采样保持电路被引量：3
《科技与创新》2021年第18期173-174,176,共3页赵川 
设计了一种高输入、低输出阻抗的互补开关式采样保持电路(S/H)。该电路采用互补开关代替传统的单管MOS开关,在输入和输出端分别设计一个集成运放并构成电压跟随器,用来提高S/H电路的输入阻抗、减小输出阻抗,以便与信号源和负载连接。该...
关键词：采样保持 阻抗 MOS管 运放 
全选清除导出
共15页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部