静态功耗

作品数:145被引量:207H指数:6
导出分析报告
相关领域:电子电信更多>>
相关作者:张波吴秀龙卢文娟彭春雨蔺智挺更多>>
相关机构:电子科技大学西安电子科技大学东南大学中国科学院微电子研究所更多>>
相关期刊:更多>>
相关基金:国家自然科学基金国家高技术研究发展计划大连市信息产业局IT专项基金江苏省高技术研究计划项目更多>>
-

检索结果分析

结果分析中...
选择条件:
  • 期刊=微电子学与计算机x
条 记 录,以下是1-6
视图:
排序:
粗粒度可重构处理器的系统级功耗建模
《微电子学与计算机》2018年第9期70-73,78,共5页穆昌根 赵仲元 绳伟光 毛志刚 
国家高技术研究发展计划(2012AA012702);上海交通大学"科技创新专项资金"(YG2014MS70)
本文针对粗粒度可重构结构,提出一种可根据不同结构参数进行拓展的系统级功耗建模方法.该方法采用层次描述的方法,分别从体系结构、电路和工艺层建立功耗模型,再利用线性模型计算出系统的整体功耗.对比仿真和实测数据的误差,验证了该建...
关键词:粗粒度可重构处理器 系统级功耗建模 动态功耗 静态功耗 
基于电热耦合效应的高性能处理器单元降温降耗算法
《微电子学与计算机》2010年第5期162-166,共5页张昌明 骆祖莹 吴文川 邢霄雄 郑献 
国家自然科学基金项目(60876025);国家"八六三"计划项目(2009AA01Z126)
基于已有的TALK算法,提出了基于电热耦合效应的空闲时间均匀分配(TCED)算法.实验表明:TCED算法十分简便,合理地利用空闲时间来降温,解决了TALK算法在较低负载和极高负载情况下的不足.因此TCED算法适用于高性能处理器单元各种工作负载的...
关键词:高性能处理器 静态功耗 电热耦合效应 功耗优化算法 
一种适用于RFID的低静态功耗、高稳定性的稳压器
《微电子学与计算机》2008年第4期139-142,共4页王春锴 徐海峰 邵丙铣 
为了提高稳压器的性能,通过对一级分流稳压电路的研究,提出了一种新型的,可以用于超高频射频标签中的两级分流稳压电路.该电路在0.18μm的CMOS工艺下实现,在正常工作电压下功耗低(6.7μW左右),在高输入功率下能有效泄放大电流稳定电压....
关键词:射频标签 分流稳压 模拟前端 超高频 
纳米集成电路静态功耗机理及低功耗设计技术被引量:8
《微电子学与计算机》2007年第5期184-188,192,共6页徐懿 李丽 高明伦 黄壮雄 杨盛光 
国家自然科学基金(90307011);江苏省高技术研究项目(BG2005030)
对当前纳米级低功耗设计中静态功耗的产生机理以及各种降低漏电流功耗的电路设计理论及其特点做详细的论述,以期为相关研究、设计人员提供有益参考。
关键词:低功耗设计 阈值电压 堆垛效应 
一种基于概率分析的扫描链动态功耗模型
《微电子学与计算机》2004年第2期108-112,共5页陈治国 徐勇军 李晓维 
国家自然科学基金项目(90207002); 国家863计划项目(2001AA111070)
文章通过对扫描测试期间扫描链跳变统计分析,建立了基于概率统计的扫描链功耗模型。该模型可以对扫描链的动态功耗进行快速准确的估计。在此基础上,依据扫描单元的置1概率重排扫描链能有效地降低扫描功耗。实验结果表明,这种方法是有效...
关键词:CMOS电路 概率分析 扫描链 动态功耗模型 电路功耗 静态功耗 动态功耗 
低功耗单片可预置延时电路的设计
《微电子学与计算机》2003年第B12期77-80,共4页鹿甲寅 权海洋 赵宁 
本文分析了CMOS电路的功耗模型,并得出了几种降低电路功耗的措施。这些措施应用到“低功耗单片可预置延时电路”的设计中得到了很好的结果,并且这种低功耗设计方案也可以应用到很多其它的电路设计中。
关键词:低功耗单片集成电路 延时电路 异步电路 计数器 CMOS电路 电路功耗 系统集成 静态功耗 芯片 
检索报告 对象比较 聚类工具 使用帮助 返回顶部