分频器设计

作品数：65被引量：85H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：夏冠群周永奇赵秋玲牟首先卜祥军更多>>
相关机构：东南大学中国科学院电子科技大学安徽大学更多>>
相关期刊：《数字技术与应用》《科学技术与工程》《深圳信息职业技术学院学报》《电子制作》更多>>
相关基金：国家自然科学基金安徽省高校省级自然科学研究项目安徽高校省级自然科学研究基金湖南省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
应用于射频锁相环的低功耗分频器设计
《电子器件》2024年第6期1445-1450,共6页朱鸿章 王志亮 谭庶欣 
2022年度江苏省科技成果转化专项资金项目(BA2022001)。
设计了一款用于高性能射频锁相环的可编程分频器。该电路包括七级2/3预分频器和8位可编程计数器,每个预分频器中的D触发器均采用钟控CMOS(Clock Controlled CMOS,C~2MOS)锁存器结构,最终可实现2~255次分频。该分频器采用TSMC 22 nm CMO...
关键词：低功耗 可编程分频器 钟控CMOS 2/3预分频器 D触发器 
基于CMOS工艺的9GHz~18GHz宽带高速多模分频器设计被引量：1
《导航与控制》2022年第3期140-146,224,共8页郝木真 刘晓东 胡洲勇 刘志哲 王川 孙迪 
在毫米波锁相环频率合成器中,压控振荡器输出的高频信号通常需要经过预分频后输入至多模分频器进行连续整数分频,而提高多模分频器的工作频率以减少预分频器级数可以提高锁相环系统的相位噪声性能。为实现高频环境下的连续整数分频功能...
关键词：锁相环 多模分频器 电流模逻辑 扩展真单相时钟 
应用于有源相控阵的锁相环分频器设计
《合肥工业大学学报（自然科学版）》2022年第2期203-207,共5页董飞翔 何晴 李庄 陶小辉 曹锐 桑磊 
国家自然科学基金资助项目(40000009);安徽省自然科学基金资助项目(10000007);教育部新世纪优秀人才支持计划资助项目(NCET-00-0001)。
文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现链路...
关键词：锁相环(PLL) 分频器 压控振荡器(VCO) 鉴频鉴相器(PFD) 电荷泵(CP) 
高频、低相噪、双模分频器设计被引量：1
《通信电源技术》2022年第4期63-65,共3页贾岳珉 高晓强 曲晓华 
首先给出了双模分频器的电路架构,并对其工作原理进行了概述,随后对影响工作频率和相位噪声的关键因素进行了分析,最后基于硅基工艺设计了一款双模分频器。实物测试结果显示,此次设计的双模分频器可工作的最高频率为26 GHz,附加相位噪声...
关键词：双模分频器 电路架构 附加相位噪声 
一种由多级2/3分频单元级联而成的通道可编程分频器设计被引量：1
《固体电子学研究与进展》2021年第2期149-153,共5页杨扬 魏鲁 袁昊煜 
介绍了一种由多级2/3分频单元级联的可编程分频器,可应用于扇出缓冲器的通道中。分频器采用0.18μm BiCMOS工艺实现。分频器的电源电压为3.3 V,分频比支持1、3、5以及4~4094的所有偶数分频,且所有分频输出信号的占空比为50%。
关键词：可编程分频器 扇出缓冲器 2/3分频单元 占空比 集成电路 
基于FPGA的小数分频器设计被引量：1
《集成电路应用》2021年第2期8-10,共3页李园 马文 王世佳 赵彦荣 
在数字系统设计过程中,经常涉及小数分频器。阐述在中国知网对基于FPGA分频器设计进行检索,采用Citespace软件对其关键词进行可视化分析,汇总FPGA小数分频器设计的三种方法,分别在QuestaSim软件中完成仿真验证,并给出仿真波形,结合三种...
关键词：FPGA 可视化 小数分频器 仿真 
基于VHDL的分频器设计方案探讨
《电子制作》2020年第22期10-12,共3页程佳佳 
分频器是数字系统设计和许多电子设备中的基本电路单元。根据不同场合及要求,会对分频比、占空比等有不同的要求。而VHDL语言作为一种硬件描述语言,具有强大的行为描述能力;采用VHDL语言设计分频器电路可以在消耗较少的逻辑单元实现对...
关键词：VHDL 分频器 计数器 占空比 FPGA/CPLD 
基于VHDL的占空比可调奇分频器设计
《电子世界》2020年第5期110-111,共2页薛开伍 
分频器在各种数字电路系统设计中均有广泛的应用,其有奇分频器和偶分频器之分,后者相较前者实现较为方便。目前很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,利用VHDL语言和可编程逻辑芯片实现分频则具有便于修改,...
关键词：分频器 上升沿 下降沿 占空比 时钟信号 
一种面向高精度锁相环的小数分频器设计
《甘肃科技纵横》2019年第12期11-13,共3页袁陈博 许雯婷 魏国梁 郭鹏飞 
2019年扬州大学大学生科技创新基金成果(项目编号:X20190241)
高精度的电路对锁相环的输出频率在精度、带宽、速度以及功耗上提出了更高的要求[1,2]。本文使用对偶式的2/3分频器搭建可以实现等占空比的多模可编程分频器,来实现2^n^2^n+1-1的任意整数分频,再通过改进的MASH2-1-1的Σ-Δ调制器实现...
关键词：小数分频器 多模分频器 MASH 2-1-1结构Σ-Δ调制器 伪随机序列发生器 
一种高速的全差分等占空比分频器设计被引量：3
《电子设计工程》2019年第14期149-153,共5页王晶楠 赵宏亮 李威 
辽宁省教育厅研究生教育教学改革联合培养项目(辽教函[2017]24号)
以提高延迟锁定环(Delay Locked Loop,DLL)输出系统时钟的灵活性为目标,提出了一种应用于高速DLL的可配置全差分等占空比整数半整数分频器。基于周期插入的思想,采用差分时钟信号周期插入及脉冲展宽的方法,设计了一种互锁的差分电路结...
关键词：延迟锁定环 周期插入 等占空比 分频器 
全选清除导出
共7页<1234567>
检索报告 对象比较 聚类工具 使用帮助 返回顶部