SERDES

作品数：225被引量：162H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：池雅庆郭阳梁斌陈建军丁浩更多>>
相关机构：国防科学技术大学电子科技大学东南大学西安电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中国人民解放军总装备部预研基金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=今日电子x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
使用高性能有源时钟振荡器降低通信应用开发风险
《今日电子》2018年第1期78-79,共2页
随着通信和数据中心应用升级至更高的数据传车俞率以支持迅速增长的互联网流量需求，SerDes参考时钟的性能正变得日益重要。
关键词：通信应用 时钟振荡器 性能 风险 开发 有源 SERDES 数据中心 
“打破陈规”的FPGA产品
《今日电子》2014年第5期65-65,共1页
ECP5产品系列打破了传统FPGA产品密度极高、功耗惊人和价格昂贵的陈规，主要面向对于极低成本、极低功耗、极小尺寸有着苛刻要求的小型蜂窝网络、微型服务器、宽带按入、工业视频等大批量应用。ECP5产品提供基于SERDES的解决方案，
关键词：FPGA产品 SERDES 产品密度 蜂窝网络 低功耗 低成本 小尺寸 服务器 
小型封装FPGA器件
《今日电子》2014年第3期63-63,共1页
美高森美为其主流SERDES—basedSmartFUsiOn2系统级芯片（SoC）FPGAS和IGL002FPGA器件提供全新小尺寸解决方案。这两款FPGA器件采用非易失性Flash技术，可省去外部配置存储器，为设计人员提供了极小的占位面积。新封装的推出为两种产品...
关键词：FPGA器件 封装 FLASH技术 SERDES 系统级芯片 非易失性 设计人员 小尺寸 
低成本，低功耗FPGA
《今日电子》2012年第1期63-64,共2页
LatticeECP4FPGA系列重新定义了低成本、低功耗的中档FPGA市场：具有具有6Gb／s的SERDES，采用低成本Wire—bOnd封装，功能强大的DSP块和具有基于硬IP的通信引擎。
关键词：FPGA 低成本 低功耗 SERDES 通信引擎 B/S 封装 
第四代无线基础架构的离散式SerDes解决方案
《今日电子》2011年第7期34-37,共4页Ajinder Singh 
高端智能型手机与其供应生态系统显现出一个事实：消费者需要的移动宽带及应用必须能协助他们紧密地链接信息、家人与好友。因此,移动宽带已成为现今电信产业成长最显著的部分。即使经济成长趋缓,电信业者近年来在无线数据方面的营收仍...
关键词：无线数据 SERDES 基础架构 离散式 第四代 智能型手机 生态系统 产业成长 
汽车后视安全系统视频SerDes收发器
《今日电子》2011年第2期62-62,共1页
ISL76321将16位视频数据和双向12C控制信息集中于一条高速STP线缆，数据传输距离达20m以上。ISL76321独特的链路远端遥控功能可供控制器通过I2C接口获取图像，工作模式可以选择并进行调整，如曝光量和窗口大小。达一功能便于摄像头在动...
关键词：视频数据 SERDES 安全系统 收发器 汽车 遥控功能 I2C接口 控制信息 
视频SERDES接口IC
《今日电子》2008年第8期116-117,共2页
SERDES接口IC ISL34340可以将27位的视频数据和双向I^2C传送到一条长达10m的高速LVDS电缆，适用于包括在工业、医疗显示、印刷和安全等领域的视频系统中的SERDES应用。
关键词：视频数据 S接口 IC SERDES LVDS I^2C 视频系统 
低功耗44Gb/sCDR芯片内嵌在CMOS芯片中
《今日电子》2007年第7期27-27,共1页Jim Harrison 
富土通实验室开发出了业界第一个能以40～44Gb／s的速率执行时钟和数据恢复的CMOS芯片，使高速光SerDes模块的实现成为可能。一个由ISSCC出具的报告指出该芯片分解信号的速率为16×2．5Gb／S，符合ITUG．8251抖动公差标准。
关键词：CMOS芯片 b/s 低功耗 CDR 2.5GB/S 内嵌 SERDES ISSCC 
高容量单芯片光纤接入汇聚方案
《今日电子》2006年第12期118-118,共1页
PM5336 ARROW2488是一款具有多种功能的高容量单芯片方案，集成了多速率SONET／SDH成帧器、非阻断STS／AU与VT／TU互联，以及一流的背板SERDES，可用于下一代结构紧凑且可扩展升级的基于机架的SONET／SDH平台。
关键词：单芯片 高容量 SONET/SDH成帧器 光纤接入 汇聚 SERDES 结构紧凑 多速率 
90nm工艺的FPGA提供了高速嵌入式SERDES
《今日电子》2006年第10期113-113,共1页
LatticeECP2M FPGA系列基于创新的LatticeECP2低成本结构，采用90nm CMOS工艺设计，提供了4～16个信道的3．125Gb／s SERDES和一个工程预制的物理编码子层（PCS）模块。LatticeECP2M FPGA的嵌入式RAM块的容量为1．2～5．3Mb，提供375MH...
关键词：SERDES FPGA 90nm工艺 嵌入式 LATTICE 物理编码子层 PBGA封装 MB/S 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部