测试功耗

作品数:50被引量:109H指数:6
导出分析报告
相关领域:自动化与计算机技术电子电信更多>>
相关作者:李晓维梁华国欧阳一鸣彭喜元骆祖莹更多>>
相关机构:中国科学院合肥工业大学桂林电子科技大学清华大学更多>>
相关期刊:《微电子学与计算机》《电子测试》《计算机辅助设计与图形学学报》《仪器仪表学报》更多>>
相关基金:国家自然科学基金安徽省自然科学基金国家高技术研究发展计划国家重点基础研究发展计划更多>>
-

检索结果分析

结果分析中...
条 记 录,以下是1-10
视图:
排序:
基于布谷鸟算法的3D NoC测试优化研究被引量:2
《计算机应用与软件》2019年第11期256-261,共6页许川佩 杜雨桐 
国家自然科学基金项目(61561012,61861012)
在路由器数量、测试带宽、TSV数量和功耗的多重约束下进行三维片上网络(Three Dimensional Net-work-on-Chip,3D NoC)资源内核测试研究中,使测试时间最小化的同时降低测试功耗是NP难问题.在测试带宽和路由器数目等的限制下,采用改进的...
关键词:三维片上网络 测试时间 测试功耗 布谷鸟优化算法 
混合电路扫描检查和自动插入方法研究
《控制工程》2018年第5期791-794,共4页杨小来 谭立容 廖巨华 
江苏经信委课题资助(BRA2017343)
在混合信号电路设计中我们需要对模拟和数字边界信号进行扫描保护,防止其在扫描测试时候随机翻转影响测试结果,增大静态电流,同时防止扫描的测试向量结果失败。通常设计者会手工通过模拟数字电路设计规范和相互沟通来确定需要保护的节...
关键词:扫描保护 混合信号仿真 测试功耗 静态电流 
降低数字集成电路测试功耗的向量排序方法
《电子测试》2018年第2期38-39,35,共3页张建文 
分析研究测试数字集成电路期间产生的功耗问题,在此基础之上提出新的测试向量排序方式,希望能够将测试期间电路的翻转次数减低。按照测试特征以及电路结构等可以使该方法对输入影响度系数进行计算,在对故障覆盖率不产生影响的基础之上...
关键词:数字集成电路 测试功耗 向量排序方法 
基于NSGA-Ⅱ算法的IP核测试优化研究
《电子设计工程》2017年第17期58-61,共4页黄俊 
IP核集成化的SoC测试,测试时间与测试功耗是两个相互影响的因素。多目标进化算法能够处理相互制约的多目标优化问题。在无约束条件下,对IP核的测试时间与测试功耗建立联合优化模型,并采用多目标进化算法中的改进型非劣分类遗传算法(Non-...
关键词:NSGA—II算法 IP核 测试时间 测试功耗 
基于TAP.7适配器的电源管理技术的研究
《计算机测量与控制》2017年第8期195-198,共4页黄新 马树华 
广西自动检测技术与仪器重点实验室主任基金项目(YQ14105)
IEEE1149.7标准的提出对系统芯片在测试过程中出现的片上多TAPC、测试功耗急剧增加等难题提供了有效的解决办法;现有TAP.1器件通过添加基于IEEE 1149.7标准设计的TAP.7适配器后,使其具有TAP.7协议接口并支持TAP.7测试架构,从而可利用TA...
关键词:测试功耗 TAP.7适配器 电源管理 
基于多种群改进量子进化算法的3D NoC测试功耗优化被引量:1
《微电子学与计算机》2017年第8期17-22,共6页许川佩 王苏妍 
国家自然科学基金资助项目(61561012)
针对在测试过程中芯片产生较大的热效应会破坏芯片的可靠性,本文在进行测试规划获得最短测试时间的基础上,将测试时间作为约束,采用多种群改进量子进化算法优化测试功耗,以降低测试成本,防止功耗过高造成芯片不可逆的损坏.算法中,为了...
关键词:三维片上网络 测试功耗 量子进化算法 优体交叉 多种群 
基于CMGA的SoC测试多目标优化研究
《微电子学与计算机》2016年第5期111-114,共4页谈恩民 琚兆学 
针对传统群体智能算法在解决SoC测试多目标优化问题上存在的缺陷,将改进的Tent混沌映射引入到多目标遗传算法中.建立以测试时间和测试功耗为目标的优化模型,在测试访问机制合理划分基础上,利用算法对该数学模型进行求解.选取典型的ITC...
关键词:混沌映射 多目标遗传 测试访问机制 测试功耗 
一种新型低压断路器大电流试验设备被引量:2
《机电工程》2016年第4期476-482,共7页张昊 谢秋慧 蔡春皓 傅培刚 赵勇 朱明磊 居洪泉 吴非 郑轮 
国家质检总局科技计划资助项目(2014K190)
针对低压断路器大电流检测设备的功耗高和自动化水平低等方面的问题,对低压断路器相关检测标准和目前设备存在问题进行了归纳,提出了一种针对低压断路器新型大电流试验设备。在对新型设备的结构进行简述的基础上,分析了设备中气缸压力...
关键词:低压断路器过流检测 设备机械结构 测试功耗 
采用阻隔逻辑的低功耗扫描测试方法研究
《信息系统工程》2016年第2期126-126,128,共2页许文武 
电路测试中扫描测试是最常用的一种技术,但扫描测试过程中会存在功耗过高的问题,本课题针对这一问题,提出了一种在扫描测试结构中插入阻隔逻辑(传输门)的方法来降低扫描测试中的动态功耗。在扫描链与组合逻辑间加入一个传输门,传输门将...
关键词:扫描链 测试功耗 阻隔逻辑 
一种变游程编码的X位填充压缩方法被引量:2
《微电子学与计算机》2015年第10期134-136,142,共4页颜学龙 熊杰超 
解决数据容量大的问题是当前SOC测试中的一个主要挑战.对此提出了一种基于无关位填充的变游程编码测试数据压缩方案,该方案利用变长到变长的编码方式对任意长度游程进行编码.理论分析和实验结果表明:该填充方法在不增加测试功耗的同时,...
关键词:X位填充 测试数据压缩 测试功耗 
检索报告 对象比较 聚类工具 使用帮助 返回顶部