超前进位加法器

作品数：55被引量：94H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：王礼平刘伟强王成华王观凤刘杰更多>>
相关机构：南京航空航天大学中南民族大学西安电子科技大学国防科学技术大学更多>>
相关期刊：《山西电子技术》《信息安全与通信保密》《武汉理工大学学报（交通科学与工程版）》《计算机与数字工程》更多>>
相关基金：国家自然科学基金安徽省高校省级自然科学研究项目国家民委科研基金国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=现代电子技术x
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
性能改进的16位超前进位加法器被引量：1
《现代电子技术》2007年第22期172-174,共3页李嘉 蒋林 
加法运算是最重要最基本的运算,所有的其他基本算术运算,减、乘、除、模乘运算最终都能归结为加法运算。在不同的场合使用的加法器对其要求也不同,有的要求速度更快,有的要求面积更小。基于速度更快的要求,对3种常用加法器从结构与性能...
关键词：串行进位加法器 超前进位加法器 流水线 逻辑综合 
基于FPGA的高速FIR数字滤波器的设计被引量：5
《现代电子技术》2007年第15期184-187,共4页王心焕 
采用了分布式算法、Booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了...
关键词：分布式算法 BOOTH算法 WALLACE树 超前进位加法器 进位选择加法器 流水线技术 ISE 
用于DDS系统相位累加器的加法器设计被引量：2
《现代电子技术》2007年第13期49-50,54,共3页张萍 高海霞 柴常春 杨银堂 
直接数字频率合成器(DDS)具有频率转换时间短、分辨率高、输出相位连续等优点,是现代频率合成的重要技术之一。在分析了DDS基本原理的基础上,对DDS中的核心单元之一相位累加器进行了系统研究。分别利用镜像电路和超前进位全加器实现信...
关键词：直接数字频率合成器 相位累加器 镜像加法器 超前进位加法器 
采用Booth算法的16×16并行乘法器设计被引量：11
《现代电子技术》2003年第9期21-22,25,共3页刘东 
介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整...
关键词：BOOTH算法 乘法器 WALLACE树 超前进位加法器 VHDL语言 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部