周磊

作品数：15被引量：34H指数：3
导出分析报告
供职机构：中国科学院微电子研究所更多>>
发文主题：ADC电子设备数模转换器模数转换器校准更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《微电子学》《半导体技术》《电子学报》《微电子学与计算机》更多>>
所获基金：“新一代宽带无线移动通信网”国家科技重大专山西省国际科技合作计划国际科技合作与交流专项项目国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
用于宽带任意波发生器的可变增益放大器被引量：3
《电子与封装》2023年第2期50-55,共6页罗阳 栾舰 周磊 武锦 
在宽带任意波发生器(AWG)研制中,一个重要的挑战来自宽带可变增益放大器(VGA)。作为设备的信号输出接口电路,VGA承担了输出信号放大、共模电压调节、驱动负载等重要功能,在很大程度上决定了设备的综合性能。设计了一款适用于宽带AWG的VG...
关键词：可变增益放大器 任意波发生器 宽带 
12GSa/s 12bit超宽带数据采集系统研究被引量：3
《电子与封装》2022年第11期26-31,共6页许家玮 武锦 孔谋夫 周磊 季尔优 
随着通信带宽的提升,系统对于数据采集带宽的要求逐渐升高。为了突破单通道数据采集芯片的性能瓶颈,时间交织技术越来越受到重视。介绍了一款基于时间交织技术的超宽带数据采集系统,阐述了数据采集系统中关键模块的构建原理。通过设计...
关键词：数据采集系统 采样时间失配 FPGA 时间交织技术 时钟链路 
基于时延滤波的TI ADC采样时间失配校准算法
《微电子学》2022年第2期253-259,共7页李睿 唐鹤 武锦 郭轩 周磊 季尔优 彭析竹 
四川省科技计划资助项目(2020YFG0283,2020YFG0284,2020YFG0285)。
针对时间交织型模数转换器(TI ADC)子通道间的采样时间失配,提出了一种基于时延滤波的校准算法。该校准算法是一种纯片外校准算法,在片外进行FFT分析并重新拟合理想信号,提取每个子通道信号的时延偏差,再由此偏差计算每个子通道对应的FI...
关键词：时间交织型模数转换器 采样时间偏差校准 时延滤波 
一种用于直接射频采样ADC的多模式数字下变频器设计被引量：1
《电子器件》2021年第6期1314-1321,共8页彭庆尧 吴旦昱 周磊 武锦 刘新宇 
为满足直接射频采样ADC对数字下变频器(digital down converter, DDC)抽取模式数量的需求,提出了一种多模式DDC设计。首先研究和分析了AD采样原理、DDC原理和高速高精度数控振荡器原理,建立了基于多模式抽取滤波器组的DDC模型,并进行了...
关键词：数字下变频器 有限冲激响应数字滤波器 坐标旋转数字计算方法 28 nm工艺 
基于以太网通信的高采样率ADC交织校准实现被引量：4
《电子测量技术》2021年第20期53-59,共7页姜子林 吴旦昱 季尔优 周磊 贾涵博 
提出了一种针对高采样率时间交织模数转换器(TIADC)存在的失调失配误差(Offset)、增益失配误差(Gain)、时间失配误差(Skew)的片外交织校准实现方案,基于统计近似的时间交织校准算法,通过以太网通信将待校准通道量化信息传入PC机进而提...
关键词：校准 时间交织 FPGA 模数转换器 
虚拟示波器硬件设计被引量：1
《电子与封装》2021年第9期85-90,共6页李鸿松 武锦 李泽宏 周磊 季尔优 
基于虚拟仪器的思想,提出了一种基于FPGA和国产ADC芯片的虚拟示波器的硬件结构设计和实现方案。该方案是基于Xilinx Kintex7系列FPGA的高速数据采集、存储、处理与转发的PCI Express3.08×总线接口的硬件结构,最大支持4 GS/s的采样,4 GB...
关键词：虚拟示波器 模数转换器 现场可编程门阵列 数据采集 PCIE总线 
无采保流水线型ADC中比较器失调后台校准方法与FPGA实现被引量：2
《微电子学与计算机》2021年第9期93-98,共6页赵浩男 郭轩 周磊 吴旦昱 武锦 
“高速高精度数模混合芯片”中国科学院战略性先导科技专项(XDC07020100)。
为了解决超高速无采保流水线型ADC中比较器失调(包含孔径误差与静态比较器失调)对整体性能的影响问题,本文提出了一种后台数字校准方法.该方法通过在数字域对输出余差进行统计完成误差的检测,并在模拟域调节校准DAC完成误差的校准.校准...
关键词：无采保 流水线ADC 静态比较器失调 孔径误差 数字校准 
基于JESD204B的多通道数据同步传输设计与验证被引量：9
《固体电子学研究与进展》2021年第4期304-308,共5页徐潇迪 郭轩 周磊 季尔优 武锦 
国家重点研发计划资助项目(2017YFF0106602)。
JESD204B是一种专用于高速串行数据传输的接口技术,有利于多通道间数据的准确传输和延迟保持确定不变。设计了一种超高速ADC专用数据同步数字电路,并提出了相应确定性延迟的验证方案,满足JESD204B协议要求。该同步电路成功应用于八通道2...
关键词：JESD204B 同步传输 现场可编程逻辑门阵列 40 nm CMOS 
一种基于40nm CMOS工艺的超宽带高速ADC被引量：1
《半导体技术》2020年第8期586-591,共6页易政 郭轩 郑旭强 周磊 季尔优 吴旦昱 
国家重点研发计划资助项目(2018YFB2202302)。
设计并实现了一款超宽带高速模数转换器(ADC)芯片。该ADC采用时间交织的架构,提高了数据转换的速率;改进了前端接收电路,增加了信号的模拟输入带宽;使用优化的自举开关电路以增加信号采样率;并通过高速的自校准比较器,校准比较器的输入...
关键词：模数转换器(ADC) 时间交织 高采样率 自校准比较器 自举开关 
8GS/s-14bit RF-DAC中数字上变频器的ASIC实现
《微电子学与计算机》2020年第1期27-32,共6页汪旭兴 闫江 吴旦昱 周磊 武锦 贾涵博 张飞 
“新一代宽带无线移动通信网”国家科技重大专项“5G高性能基站A/D、D/A转换器试验样片研发及系统级验证”(2016ZX03001002)
本文提出了一种内嵌于8GS/s-14bit RF-DAC中数字上变频器(DUC)的设计方案,该方案采用ASIC实现,能够得到采样频率达8 GHz的输出信号,并提供插值因子分别为2、4、8、16的上变频功能.基于CORDIC算法,提出16路时域交织的数控振荡器(NCO)结构...
关键词：数字上变频器 数控振荡器 CORDIC ASIC 8 GHz 40 nm 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部