硬件实现

作品数：1524被引量：3089H指数：17
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：李云松李冰郑南宁刘勇赵霞更多>>
相关机构：西安电子科技大学东南大学上海交通大学电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家教育部博士点基金国防科技技术预先研究基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=电子设计工程x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
语音特征参数提取算法的研究与硬件实现被引量：1
《电子设计工程》2022年第23期179-184,共6页刘泽琛 焦继业 崔智恒 安超 
针对离线语音识别过程中语音MFCC(Mel-Frequency Cepstral Coefficients)特征参数提取所存在的大量重复计算问题,通过优化时频转换计算,提出一种可存储重叠帧数据的时频转换结构,重复利用帧移重叠部分的FFT计算结果,提前使用Matlab对滤...
关键词：MFCC FFT Mel滤波器 FPGA 
Bayer图像的无损压缩算法及其硬件实现
《电子设计工程》2022年第11期183-188,共6页黄文俊 元辉 李富勇 魏锡彦 
Bayer格式是目前应用最广的图像传感器数据输出格式,在数码相机成像端直接对Bayer图像进行无损压缩可以显著降低后续处理芯片的内存消耗。主流图像压缩标准复杂度较高,并且对Bayer图像压缩性能一般,故此提出了一种适合于FPGA实现的无损...
关键词：BAYER格式 无损压缩 图像预测 HUFFMAN编码 FPGA 
面向嵌入式的可重构FFT的硬件实现被引量：2
《电子设计工程》2020年第21期178-183,共6页张翌 刘有耀 焦继业 
国家自然科学基金资助项目(61874087)。
针对实时嵌入式应用,提出了一种采用Radix-2算法的可重构FFT硬件加速器结构。该结构一次可并行处理16点FFT,且可在不改变电路结构的情况下,通过修改相应的配置信息来实现16-1024点FFT。该结构的硬件利用率为100%,整个设计采用Synopsys ...
关键词：嵌入式 可重构 FFT 硬件加速器 
基于系数运算的并行CRC算法被引量：1
《电子设计工程》2018年第7期165-168,173,共5页张笑铭 梁利平 王志君 
为了满足较大并行度下CRC校验需求,提出了一种基于系数运算的并行CRC算法,此算法将计算结果表达为特定矩阵列向量的线性组合,只需求解各个列向量的系数。和并行CRC矩阵法相比,消除了乘法计算操作,更适合硬件实现。该算法可以适用于任意...
关键词：循环冗余校验 并行度 线性系统 FPGA 硬件实现 
基于改进Canny算法的实时边缘检测系统设计与硬件实现被引量：7
《电子设计工程》2018年第7期189-193,共5页赵安才 周强 
针对传统Canny边缘检测算法中的边缘连接是通过设定固定阈值完成的,无法自动适应外界检测环境变化的问题,在FPGA上设计实现了一种基于改进Canny算法的实时边缘检测系统。该系统利用OSTU算法(最大类间方差法)自动选取合适的双阈值,能够...
关键词：CANNY FPGA OSTU 自适应 
基于FPGA的AES算法硬件实现优化及IP核应用被引量：7
《电子设计工程》2017年第12期1-5,共5页龚向东 王佳 张准 王坤 
国家自然科学基金仪器专项(61027014)
根据AES算法的特点,从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换,降低算法实现的运算复杂度,采用流水线结构优化关键路径-密钥拓展,提升加密速度,利用FPGA定制RAM(BRAM)预存查找表进一步提升加密速度。优化后的AE...
关键词：流水线结构 通量 效率 自定制IP核 加密系统 
基于FPGA的AES硬件实现及优化被引量：3
《电子设计工程》2017年第6期75-78,83,共5页于松林 王文工 陈博 陈祥 张霞 
国家科技支撑计划项目(2014BAH30B01);国家自然科学基金创新群体项目(61521003)
AES(Advanced Encryption Standard)是一种非常流行的对称加密算法,字节替换是AES算法中十分重要的部分。针对采用复合域方法来实现字节替换吞吐率小的问题,本文利用先计算的方法进行了5级轮内流水线设计,去除关键路径上的一些计算来降...
关键词：AES 字节替换 复合域 先计算方法 
一种基于矩阵的并行CRC校验算法被引量：5
《电子设计工程》2017年第3期85-88,共4页赵坤鹏 吴龙胜 马徐瀚 陈庆宇 
针对高速网络通信中高位宽并行数据的实时校验需求,提出了一种可单周期实现的、面向128位并行数据的循环冗余校验算法(Cyclic Redundancy Check,CRC)。该算法首先根据CRC串行编码原理得到8位并行数据的CRC校验矩阵,之后对矩阵进行迭代简...
关键词：128位并行数据 单周期 CRC算法 硬件实现 频率提高 
基于FPGA的脉冲耦合神经网络的硬件实现被引量：1
《电子设计工程》2015年第17期121-124,共4页王中卫 
针对脉冲耦合神经网络(PCNN)具有神经元脉冲同步激发、适合硬件实现的特点,提出了一种基于FPGA的PCNN实时处理系统。系统设计了时钟分频、串口通信、串并转换、PCNN结构和VGA显示等功能模块,利用Verilog语言完成各个模块的硬件描述,并在...
关键词：脉冲耦合神经网络 硬件实现 FPGA 图像处理 
基于FPGA的高速导航解算硬件实现
《电子设计工程》2014年第11期103-106,共4页沈继睿 郑永安 史忠科 
国家自然科学基金重点项目(61134004)
针对现有小型无人机导航系统的解算速度慢、多处理器核心臃肿可靠性差的缺点,实现了一种仅使用单一FPGA作为数据处理核心的小型高速导航解算系统。该系统对飞机运动方程组和导航方程组进行并行化分解,对相互独立的中间变量进行并行计算...
关键词：并行计算 FPGA 姿态解算 导航解算 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部