高速串行

作品数：579被引量：999H指数：12
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：王自强张春王志华张伟功朱晓燕更多>>
相关机构：西安电子科技大学国防科学技术大学清华大学电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项中国航空科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于高速安全存储SoC芯片的PCIe集成验证
《微电子学与计算机》2025年第1期84-91,共8页商建东 闫法瑞 于哲 郭恒亮 
河南省重大科技专项(221100210600)。
高速串行总线(Peripheral Component Interconnect express,PCIe)是一种计算机高速串行扩展总线协议,能够提供点对点高带宽传输。自研高速安全存储系统级芯片(System on Chip,SoC)在高速传输的需求之上提出了对PCIe接口需求。为验证自...
关键词：集成验证 系统级芯片 高速串行总线 通用验证方法学 验证知识产权 
基于高速串行总线的DSP+FPGA架构图像处理系统设计
《集成电路与嵌入式系统》2024年第12期45-51,共7页李佩斌 
采用高性能DSP+FPGA架构可满足嵌入式图像处理系统对大数据量、复杂算法的实时处理需求,传统的DSP+FPGA架构使用并行外部存储器接口作为数据传输接口,走线条数较多,布线难度大,故障点多。采用高速串行总线可解决以上问题,本文提出一种...
关键词：高速串行总线 PCIE DSP FPGA DSP+FPGA架构 
基于千兆以太网的高速串行数据传输系统
《舰船电子工程》2024年第11期91-96,160,共7页罗磊 
为了提高数据传输系统的可靠性与传输速度,解决高速数据传输的问题,创新性地设计了基于千兆以太网的高速串行数据传输系统。整个系统以FPGA为控制核心,通过采用UDP协议实现数据高速传输,通过千兆以太网及组播模式完成上位机指令的下发...
关键词：千兆以太网 UDP协议 高可靠 高速通信 组播 
面向异构加速卡的MF-DMA设计与实现
《计算机工程与设计》2024年第11期3486-3491,共6页朱兴洪 张振荣 陈奕君 
广西自然科学重点基金项目(2021GXNFDA076001)。
为解决加速卡在异构系统中数据传输带宽低、数据交互方式不灵活的问题,提出一种多功能直接内存访问(multiple functions direct memory access,MF-DMA)架构。采用寄存器配置、存储表和描述符环3种DMA触发方式,适应不同应用数据传输需求...
关键词：可编程逻辑门阵列 异构加速系统 直接内存访问 加速卡 高级扩展接口 高速串行总线 描述符环 
一种高速SerDes接收端自适应判决反馈均衡器设计
《现代导航》2024年第5期340-345,共6页张帆 朱莹莹 
针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据...
关键词：SERDES 接收端均衡器 高速串行接口 模拟集成电路 
高速背板的设计及测试研究
《舰船电子对抗》2024年第5期83-89,共7页魏东明 张靓 
高速背板作为高速串行链路的重要组成部分,随着高速背板连接器的蓬勃发展和日益提升的速率需求而不断迭代。从高速背板性能指标约束、设计流程和信号完整性验证3个方面,总结25 Gbps高速背板的信号完整性保证的控制方法及相关测试指导,...
关键词：高速串行链路 25 Gb/s高速背板 信号完整性 
基于Duobinary信号调制的高速串行发射机建模与仿真
《微电子学与计算机》2024年第9期90-97,共8页蒯睿潇 庞征斌 吕方旭 黄恒 张庚 王文晨 李萌 赖明澈 
国家重点研发计划(2022YFB2803101)。
随着大数据产业急速发展,高速串行收发(SerDes)系统的数据传输速率不断提高,但高速信号传输时受到的高频衰减带来了更强的符号间干扰(ISI),这极大降低了信号质量,阻碍了传输速率的进一步提高。要抑制传输过程中的符号间干扰信号损耗,除...
关键词：双二进制编码 高速串行传输 发射机 符号间干扰 
基于信号完整性理论的高速串行信号兼容设计
《信息技术与信息化》2024年第8期146-151,共6页耿士华 吴之光 王婷 
现代计算机设备为满足更加多样化的使用场景,存在如下设计方式:同一组高速串行总线,对于从设备(DEVICE)而言,需要兼容两种主设备(HOST);对于主设备而言,兼容两种从设备。体现在高速串行总线的设计上即为信号的连接拓扑从点到点变为一点...
关键词：高速串行总线 兼容 信号完整性 
用于直接飞行时间测距传感器的5 Gbps低压差分信号驱动电路设计
《南开大学学报（自然科学版）》2024年第4期31-36,共6页陈旭 王志亮 
2022年度江苏省科技成果转化专项资金(BA2022001)。
为处理直接飞行时间测距传感器数据传输量大和高速低功耗传输的需求,提出一种新型低压差分信号驱动电路.该电路适用于1.8 V的供电电压,输出电压在0.9 V基准电压上摆动为350 mV.整个电路采用40nm CMOS工艺在平台Cadence Spectre完成后仿...
关键词：低压差分信号 驱动电路 高速串行接口 低功耗 预加重 
基于JESD204B接口的波形产生FPGA设计
《电子技术应用》2024年第7期103-106,共4页付然 孙晨阳 刘芳 杜思航 马瑞山 
提出了一种基于JESD204B接口的波形产生的FPGA设计方案,该设计主要由FPGA、DAC、DDR3以及网口芯片组成,实现产生双通道、频率范围为2 GHz~3.5 GHz的中频信号。FPGA与DAC由高速串行接口JESD204B进行连接,实现双通道的波形产生、数字上变...
关键词：JESD204B 高速串行传输 UDP协议 RGMII接口 
全选清除导出
共58页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部