高速锁相环

作品数：17被引量：30H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：刘凯凯陈卫东常安尹华锐卜祥元更多>>
相关机构：北京理工大学苏州文芯微电子科技有限公司上海交通大学中国科学技术大学更多>>
相关期刊：《电气传动自动化》《微电子学》《中国集成电路》《电脑知识与技术》更多>>
相关基金：模拟集成电路重点实验室基金国家自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种应用于高速锁相环的宽锁定范围注入锁定分频器
《重庆大学学报》2021年第11期1-8,共8页邢子哲 
国家重点研发计划资助项目(2016YFA0202200)。
针对传统的注入锁定分频器锁定范围较窄的问题,提出了一种用于毫米波锁相环的注入锁定分频器。基于55 nm CMOS工艺,设计了一种宽锁定范围的二分频注入锁定分频器。提出分布式差分注入的方式,增强注入电流与注入效率,采用高阶变压器作为...
关键词：分频器 CMOS 锁相环 宽锁定范围 分布式注入 高阶谐振腔 
一种用于高速锁相环的小数分频器设计被引量：2
《中国集成电路》2018年第6期29-32,共4页常迎辉 付长英 
本文设计实现了一种用于高速锁相环的全数字小数分频器,采用TSMC 0.18μm CMOS工艺,对三阶ΔΣ调制器进行了改进,可以实现8~255连续分频。仿真结果表明,小数分频器的最高工作频率可达5 GHz,改进后的结构能够在运算精度和功耗上达到平衡。
关键词：分频器 高速 CMOS 
一种宽频带CMOS高速锁相环被引量：5
《微电子学》2018年第1期1-4,共4页王兰 胡刚毅 张瑞涛 胡云斌 
模拟集成电路重点实验室基金资助项目(0C09YJTJ1602)
基于55nm CMOS工艺,设计了一种宽频带高速锁相环(PLL)。PLL中的压控振荡器(VCO)采用8位开关电容阵列和变容管阵列,实现了对VCO振荡频率的调节和不同频段之间的切换。VCO采用分段式结构,实现了8.7~12.5GHz的宽频率范围。分段结构中,每个...
关键词：锁相环 压控振荡器 开关电容阵列 变容管阵列 
90nm CMOS工艺高速锁相环设计与优化被引量：2
《北京理工大学学报》2018年第1期58-62,共5页王征晨 王兴华 仲顺安 
国家自然科学基金资助项目(61301006)
基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频...
关键词：锁相环 电荷泵 LC压控振荡器 相位噪声 
一种用于高速锁相环的整数分频器设计被引量：5
《电子科技》2015年第6期104-107,共4页庞遵林 郭锐 
根据IEEE 802.3ae XAUI协议中锁相环的设计指标,基于65 nm CMOS工艺,设计实现了一种高速可编程整数分频器。采用高性能D型触发器对压控振荡器输出时钟进行预分频,分频器由4/5双模预分频器、2 Bit和5 Bit计数器组成,可实现8~131的连续分...
关键词：分频器 高速 低功耗 CMOS 
集成电路中高速锁相环的研究被引量：2
《现代机械》2014年第6期61-65,共5页袁浩 宁媛 崔陆月 
本文主要研究的是集成电路芯片中的高速锁相环路模块。本文设计的是一款用于数字电视机顶盒的IC电路的锁相环模块,由模拟锁相环路和一个AFC数字控制相结合的锁相模式,目的是在保证了锁相的速度和精度的同时,还能直观、有效的读出AFC控...
关键词：集成电路 模拟锁相环路 数字电视机顶盒 AFC 
一种高速锁相环中电荷泵设计
《煤炭技术》2011年第5期198-200,共3页吴有恩 
用SMIC 0.18μm CMOS工艺设计了一种高速电荷泵电路。该电路可以工作在参考频率为622MHz的锁相环中。传统的电荷泵中电流舵结构是工作速率最高的,设计在电流舵电荷泵的基础上使用了正反馈的技术进一步加快电荷泵的切换速度,从而使得电...
关键词：电荷泵 正反馈 高速锁相环 自偏置电流镜 
一种用于高速锁相环的双斜鉴频鉴相器设计
《电脑知识与技术》2007年第6期1328-1328,1356,共2页丁浩 
文中提出了一种用于高速锁相环的双斜鉴频鉴相器的结构设计。这种结构是基于两个调谐电路：细调电路和粗调电路。细调电路用来完成精确调制，粗调电路用来加快锁定速度。用MENTOR GRAPHICS-ADMS对电路进行仿真。结果表明所提出的结构比...
关键词：锁相环 双斜鉴频鉴相器 电荷泵 
一种用于高速锁相环的零死区鉴频鉴相器被引量：5
《微计算机信息》2006年第12Z期235-237,共3页屈强 曾烈光 
本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速...
关键词：锁相环 鉴频鉴相器 死区 抖动 
高速锁相环的核心部件压控振荡器的设计被引量：1
《重庆邮电学院学报（自然科学版）》2006年第4期475-478,共4页应一帜 范忠 
提出了高速锁相环的核心部件压控振荡器(VCO)的一种设计方案,该VCO采用环路振荡器结构,主要由3级电流模驱动逻辑(CSL)反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压...
关键词：高速锁相环 压控振荡器(VCO) 环形压控振荡器 电流模驱动逻辑(CSL) 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部