薄膜全耗尽SOI

作品数：6被引量：2H指数：1
导出分析报告
相关领域：电子电信更多>>
相关作者：王阳元李映雪魏丽琼程玉华刘新宇更多>>
相关机构：北京大学中国科学院微电子研究所东南大学中国科学院更多>>
相关期刊：《电子学报》《微电子学与计算机》《集成电路通讯》《Journal of Semiconductors》更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
薄膜全耗尽SOI CMOS工艺技术研究
《集成电路通讯》2004年第1期7-10,20,共5页徐春叶 刘善喜 
对1.2μ薄膜全耗尽SOI CMOS(TFD SOI CMOS)器件和电路进行了研究,硅膜厚度为 80nm。器件采用LDD结构,以提高击穿电压、抑制断沟道效应和热载流子效应;对沟道掺杂能量和剂量进行了摸索,确保一定的开启电压和器件的全耗尽;为了减小"鸟嘴"...
关键词：LDD结构 薄膜全耗尽SOI CMOS 热载流子效应 溅Ti硅化物 PBL隔离 短沟道效应 
高速全耗尽CMOS/SOI 2000门门海阵列
《电子学报》2001年第8期1129-1131,共3页刘新宇 孙海峰 海朝和 刘忠立 吴德馨 
本文对全耗尽CMOS/SOI 2 0 0 0门门海进行了研究 ,阵列采用宏单元结构 ,每个宏单元包括 2× 8个基本单元和 8条布线通道 ,其尺寸为 :92 μm× 86 μm .2 0 0 0门门海阵列采用 0 8μm全耗尽工艺 ,实现了 10 1级环形振荡器和 4～ 12 8级...
关键词：门海阵列 薄膜全耗尽SOI CMOS SOI 集成电路 
薄膜全耗尽SOICMOS器件和电路被引量：1
《Journal of Semiconductors》2001年第7期947-950,共4页孙海锋 刘新宇 海潮和 
对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟...
关键词：SOI CMOS器件 半导体器件 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部