CMOS运放

作品数：12被引量：16H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：潘学文孟坚柯导明陈军宁王阳更多>>
相关机构：杭州电子科技大学中南大学西安电子科技大学安徽大学更多>>
相关期刊：《现代电子技术》《世界电子元器件》《电子器件》《电子设计工程》更多>>
相关基金：湖南省国际科技合作项目国家自然科学基金安徽省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种可用于LVDS接收器的高速CMOS运放
《电子设计工程》2017年第10期128-131,共4页张印 李海松 韩本光 
本文针对高速LVDS接收器电路,研究设计了一种高速、单位增益带宽1.46 GHz的CMOS运放。充分考虑LVDS的电气特点,采用了高速运放电路结构,基于0.13μm 1.2 V/3.3 V CMOS工艺,进行了设计与仿真。仿真结果表明:该运放电路可以用于实现LVDS...
关键词：LVDS接收器 差分信号 折叠式共源共栅 高速CMOS运放 
基于CMOS恒跨导运算放大器的设计与研究被引量：3
《工业控制计算机》2016年第5期146-147,152,共3页莫宝争 
当前,由于便携式电子设备的迅猛发展,尺寸也更小更复杂,在以延长寿命的电池为目的的基础上,驱动IC产品朝着发展低电压低功耗的方向前进。由于电压很低,迫切需要运放达到全摆幅利用。完成了轨到轨低压CMOS运算放大器的设计,并使用PSPICE...
关键词：模拟集成电路 低电压 低能耗 全摆幅 CMOS运放器 
基于支撑向量机的CMOS运放可行域模型
《杭州电子科技大学学报（自然科学版）》2014年第5期106-110,共5页梁瑞花 郭裕顺 
在进行模拟与混合信号集成电路的行为级设计时,需要各种基本单元与功能电路的性能可行域模型。可行域模型构造可以看作是性能参数空间中的一个二分类问题。研究了采用支撑向量机进行电路可行域模型构造的方法,给出了建模过程;并以一个...
关键词：模拟集成电路 层次化设计 可行域模型 支撑向量机 
基于EWB 0.6μm CMOS运放设计
《电脑知识与技术（过刊）》2013年第3X期1954-1956,共3页陈添兰 
2012年安徽新华学院自编教材(讲议)资助项目(项目编号:2012bjc010)
根据运放的结构原理及理论指标要求设计一个基于0.6μm CMOS运算放大器。并采用EWB仿真软件仿真运放的各主要指标。指标包括运放的静/动态仿真分析、共/差模抑制比仿真分析。最后参考设计指标要求将仿真结果与理论计算结果相比对,设计...
关键词：CMOS运放 仿真 分析 
一种基于电平位移电路的低电压全摆幅CMOS运放被引量：2
《中南大学学报（自然科学版）》2010年第4期1473-1477,共5页潘学文 周继承 郑旭强 
国家自然科学基金资助项目(60371046);湖南省国际合作项目(1713-394201034)
为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移。采用互补金属氧化物半导体(CMOS)0.5μm工艺设计的低电压全摆幅CMOS运算放大器,中间级采用适合低电压工作的低压宽摆幅...
关键词：CMOS运放 全摆幅 仿真 电平位移技术 
一种低电压恒定跨导Rail-to-Rail的CMOS运放输入级被引量：3
《电子器件》2008年第5期1479-1482,共4页路延 姚若河 
提出了一种采用了四对差分管来实现跨导恒定的Rail-to-RailCMOS运算放大器输入级的方法。用两对互补的差分对作为输入级,另两对互补差分对动态地控制输入级工作电流,以实现Rail-to-Rail恒定跨导。通过在电路中加入补偿电流来提高四对差...
关键词：RAIL-TO-RAIL 运算放大器 电流补偿 
一种应用于CMOS运放的高速间接反馈补偿技术
《现代电子技术》2008年第5期155-156,共2页潘宇 吴琨 
给出一种应用于CMOS运放的高速间接反馈补偿技术,用这种间接反馈补偿技术设计的CMOS运算放大器与(Miller)直接补偿相比,具有高速、低功耗、很高的电源抑制比优点,并极大地减小了版图尺寸。通过电路级仿真,对两种反馈补偿技术进行比较,...
关键词：电源抑制比 间接反馈补偿 Miller补偿 运算放大器 
CMOS运放电路拓扑结构自动综合
《电路与系统学报》2008年第1期35-39,共5页高雪莲 高鹏 刘煜峰 
本文提出一种新的基于生成的CMOS运放电路拓扑结构自动综合方法和模拟电路的数据阵列描述方法。CMOS运放电路拓扑结构自动综合方法克服了基于选择的拓扑设计方法依赖设计者经验和基于生成的拓扑设计方法难以利用电路设计成功经验的局限...
关键词：CMOS运放电路 拓扑设计 自动综合 数据阵列描述方法 
一种低电压、高速CMOS运放的设计与仿真被引量：3
《国外电子测量技术》2007年第8期43-46,共4页徐学恒 于映 
本文设计了一种基于流水线ADC系统应用的低电压、高速运算放大器,该运放使用折叠式共源共栅结构、稳定的电压偏置电路、新型的共模反馈电路,使运放达到更高的性能。设计基于BSIM3V3 Spice模型,采用SMIC标准O.18μm CMOS工艺,用Cadence的...
关键词：CMOS 运算放大器 折叠式共源共栅 共模反馈 
采用最大电流选择的恒定跨导Rail-to-RailCMOS运放输入级被引量：5
《电路与系统学报》2006年第6期120-123,共4页陈斯 恽廷华 
基于TSMC0.18-μmCMOS工艺设计了一种具有恒定跨导的1.8Vrail-to-railCMOS运算放大器的输入级。采用两路结构相同的最大电流选择电路实现输入级总跨导的恒定。电路采用Hspice仿真,工作电压1.8V。输入级在强反型层工作时,电路的总跨导偏...
关键词：RAIL-TO-RAIL 恒定跨导 最大电流选择 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部