LDPC译码器

作品数：54被引量：48H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：陈赟曾晓洋黑勇周玉梅郭琨更多>>
相关机构：复旦大学西安电子科技大学西安空间无线电技术研究所电子科技大学更多>>
相关期刊：《高技术通讯》《西安电子科技大学学报》《福州大学学报（自然科学版）》《电子技术应用》更多>>
相关基金：国家自然科学基金国家科技重大专项国家高技术研究发展计划中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于帧交错的LDPC译码器流水结构设计
《电子科技大学学报》2024年第2期194-200,共7页韩国军 杨伟泽 叶震亮 翟雄飞 史治平 
国家自然科学基金青年项目(62301166);NSFC-广东省联合基金(U2001203);2020广东省重点领域研发计划“芯片、软件与计算(芯片类)”专项(2021B1101270001);广州市基础与应用基础研究项目(202102020869);广东省自然科学基金面上项目(2022A1515010153);四川省自然科学基金(2022NSFSC0488)。
低密度奇偶校验码(LDPC)的译码器通常采用基于节点置信度更新迭代的算法,这种算法可以并行实现,具有非常高的吞吐量。在此提出了一种具有高硬件利用效率(HUE)的帧交错译码结构,并提供了一种用于层内节点重排序的动态规划方法,解决内存...
关键词：帧交错 低密度奇偶校验码 内存访问冲突 节点重排序 
面向GPU的5G新型无线电的高吞吐率LDPC译码器被引量：1
《国防科技大学学报》2024年第1期141-148,共8页李荣春 周鑫 乔鹏 王庆林 
国家自然科学基金资助项目(61902415,62002365)。
提出了一种基于图形处理单元(graphic processing unit,GPU)的5G软件无线电准循环低密度奇偶校验(low density parity check,LDPC)码译码器,为了节省片上和片下带宽,采用码字缩短和打孔技术、两级量化和数据打包方案,以提升数据带宽的...
关键词：低密度奇偶校验 5G 图形处理单元 软件无线电 
应用于无线传感器网络的低面积LDPC译码器被引量：1
《传感器与微系统》2022年第11期77-80,共4页吴冰瑞 陆玲霞 
为了降低无线传感器网络(WSNs)成本,设计了一种低面积部分并行8级流水的低密度奇偶校验(LDPC)码译码器。针对最小和(MS)算法校验节点信息值计算复杂度高而导致硬件资源消耗过多的问题,提出一种新的计算校验节点信息值的算法。该算法只...
关键词：无线传感器网络 低密度奇偶校验码 最小和算法 置信传播 
基于FPGA的LDPC译码器的设计与实现被引量：3
《电子测量技术》2022年第1期22-27,共6页王兰珠 李锦明 
为提高译码性能,基于CCSDS标准中应用于近地空间的(8176,7154)LDPC码,根据归一化最小和译码算法理论,设计实现了尺度因子可变的LDPC译码器。本次译码器的设计主要对校验结点量化数据进行优化处理,设计实现了尺度因子随迭代次数变化而变...
关键词：LDPC码 译码器 可变尺度因子 NMS译码算法 FPGA 
权重优化的短码长LDPC译码器被引量：1
《无线电工程》2021年第7期557-562,共6页倪永婧 郭巍 张静涛 
国家部委基金资助项目。
近年来,无线通信中对于传输延迟的要求越来越高。降低信道编码的码长,可以在信息速率较低的情况下,显著降低传输延迟。低密度奇偶校验码(LDPC)是当前广泛采用的信道编码,在LDPC的码长较短时,由于Tanner图上的环较多,周长小,因此传统的...
关键词：低密度奇偶校验码 置信度传播算法 循环神经网络 最小-和算法 
面向NAND闪存的高能效LDPC译码器结构设计
《现代计算机》2021年第17期75-80,共6页张超 何卫锋 
LDPC码纠错性能极佳,可作为NAND闪存数据的新型纠错编码方案。然而,传统基于最大迭代周期来确定译码器处理速度的保守设计方法,降低译码电路的处理能效。基于这个问题一种自适应电压频率调节的高能效LDPC译码器结构被提出,该结构能够动...
关键词：QC-LDPC码 NMSA译码算法 LDPC译码器架构 自适应电压频率调节 高能效 
一种低码率的LDPC译码器的设计研究被引量：2
《电子测量技术》2020年第16期62-67,共6页胡震宇 宋贺伦 郭海波 吴涵 茹占强 
国家重点研发计划(2016YFE0129400);“十三五”国家密码发展基金(MMJJ20180112)项目资助。
为满足超晶格密钥分发系统在安全素描过程中对纠错速率和纠错能力的要求,本文给出了一种低码率的LDPC译码器设计。通过理论分析和仿真结果分析相结合的方法,对LDPC译码器的设计方法进行了研究,给出了译码器的FPGA实现方法。用Xilinx公...
关键词：低码率 超晶格密钥分发系统 LDPC译码器 FPGA实现 
基于深度学习的低复杂度LDPC译码器
《电脑与电信》2020年第3期62-65,共4页杨祯琳 
在信道译码结合深度学习技术的研究中,维数限制问题一直是研究者们寻求突破的重点。由于深度神经网络是储存密集型,深度神经网络信道解码器通常需要比传统置信传播(BP)译码大得多的计算和内存开销。为了缓解这个问题,提出了一种应用于L...
关键词：深度学习 信道译码 LDPC码 
一种适用于概率LDPC译码器的双路更新边缘存储器
《电讯技术》2020年第1期92-96,共5页吴廷勇 林于敬 
针对采用传统边缘存储器结构的概率低密度奇偶校验(Low Density Parity Check,LDPC)译码器中仍存在锁存问题的现象,借鉴全并行Turbo译码器中的多路更新策略,提出了一种增强的变量节点和校验节点双路更新边缘存储器结构。利用双路更新结...
关键词：概率LDPC译码器 边缘存储器 锁存问题 双路更新 
一种全并行LDPC译码器及FPGA实现方法被引量：1
《现代导航》2019年第5期362-367,共6页茅迪 
低密度校验(Low-Density Parity-Check)码作为迄今为止性能接近香农限的前向纠错码(FEC)之一,在无线通信、卫星通信和无线网络技术等领域获得了广泛的应用。随着5G技术的发展,通信系统对传输速率的需求逐渐增加,更高的传输速率对LDPC译...
关键词：LDPC码 并行译码 最小和算法 FPGA实现 
全选清除导出
共6页<123456>
检索报告 对象比较 聚类工具 使用帮助 返回顶部