测试调度

作品数：46被引量：152H指数：7
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：俞洋彭喜元许川佩梁华国胡聪更多>>
相关机构：合肥工业大学桂林电子科技大学哈尔滨工业大学上海大学更多>>
相关期刊：《清华大学学报（自然科学版）》《微电子学》《上海交通大学学报》《电子科技文摘》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划安徽省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 学科=自动化与计算机技术—计算机应用技术x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
3D SoC并行测试中TAM调度优化设计被引量：1
《计算机工程与应用》2020年第4期31-36,共6页吴欣舟 方芳 王伟 
国家自然科学基金（No.61474035,No.61204046,No.61432004,No.61306049）;国家自然科学基金青年基金项目（No.61106037）
提出了一种在功耗及测试并行性约束下三维片上系统(System on Chip,SoC)绑定中测试阶段并行测试的优化策略,通过最大限度地利用测试访问机制(Test Access Mechanism,TAM)资源,大大减少了测试时间,降低了测试成本。在3D SoC的测试过程中...
关键词：三维片上系统(3D SoC) 测试访问机制(TAM) 测试外壳 测试调度 测试时间 
三维芯片多层与多核并行测试调度优化方法被引量：3
《计算机应用》2018年第6期1795-1800,1808,共7页陈田 汪加伟 安鑫 任福继 
国家自然科学基金资助项目(61474035;61204046;61432004;61306049)~~
针对测试环节在三维(3D)芯片制造过程中成本过高的问题,提出一种基于时分复用(TDM)的协同优化各层之间、层与核之间测试资源的调度方法。首先,在3D芯片各层配置移位寄存器,通过移位寄存器组对输入数据的控制,实现对各层之间以及同一层...
关键词：三维测试 时分复用 测试调度 芯核布图优化 离散二进制粒子群优化算法 
深亚微米工艺下SoC多点温度低功耗测试调度方法被引量：2
《电子测量技术》2015年第7期67-70,共4页焦铬 范双南 
在深亚微米技术实现的片上系统中,为了解决由于制程变异引起的温度不确定性,提出了一种多点温度测量的SoC低功耗测试调度方法。该方法采取在芯片中内建多个温度传感器,通过内建的温度传感器来感应温度,在SoC的核心部位进行多点采集,取...
关键词：深亚微米工艺 多点温度 片上系统 低功耗测试调度 
功耗约束下的3D-SICs测试调度优化算法被引量：1
《仪表技术与传感器》2015年第2期91-93,共3页焦铬 李浪 刘辉 邹祎 
湖南省科技厅科技计划项目(2013FJ3077);湖南省教育厅资助科研项目(12C1084);衡阳市科技计划项目(2012KJ31);湖南省"十二五"重点建设学科资助项目(湘教发[2011]76号)
提出了一种功耗约束下的三维堆叠集成电路(3D-SICs)测试调度优化算法。该算法在功耗约束下,协同优化了测试应用时间、TAM总线带宽和测试硬件开销。通过采用ITC’02标准电路中的d695和p93791做应用验证,结果表明该算法将测试应用时间分...
关键词：功耗约束 三维堆叠集成电路 测试调度 
热感知的SoC蚁群优化测试调度方法被引量：7
《仪器仪表学报》2014年第4期948-953,共6页崔小乐 熊志天 程伟 李崇仁 
国家自然科学基金(61006032);广东省自然科学基金(s2011010001234);深圳市科技计划(JCYJ2012061414572639;ZYC2011051703564A)资助项目
由于在压缩测试时间和降低测试温度方面的作用,SoC测试调度技术引起了研究者的广泛关注。研究发现,芯片的功耗剖面与热剖面并不一致,而过多的热量才是导致芯片失效的直接原因,因此通过峰值功耗或平均功耗的约束来进行测试优化调度并不...
关键词：热感知 测试调度 蚁群优化 
功耗约束下的3D多核芯片芯核级测试调度算法被引量：11
《电子测量与仪器学报》2012年第7期591-596,共6页王伟 林卓伟 陈田 刘军 方芳 吴玺 
国家自然科学基金项目(No.61106037);国家高技术研究发展计划(863计划;No.2012AA011103);中央高校基本科研业务费专项资金资助;合肥工业大学研究生教改项目(YJG2010X10);合肥工业大学博士专项科研资助基金项目(No.2011HGBZ1285);计算机体系结构国家重点实验室开放课题(CARCH201101)
三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销。将传统的二维芯片的绑定前和绑定后测试调度方法运用于三维堆叠集成电路的测试调度会导致测试应用时间的延长...
关键词：测试调度 三维堆叠集成电路 测试结构 JTAG 过硅通孔 
一种灵活TAM总线分配的SoC测试调度方法被引量：10
《仪器仪表学报》2011年第6期1238-1244,共7页邓立宝 俞洋 彭喜元 
总装重点预研基金(9140A17040409HT01)资助项目
测试调度问题已成为SoC发展的瓶颈,这一NP完全问题经常被抽象成二维装箱问题。传统方法的出发点是将一个IP核分配一组固定的连续的测试总线,并求得此时的测试时间,将其分别映射成一个待装箱的小矩形的宽和长。对这一问题进行扩展,提出...
关键词：TAM总线分配 B＊-Tree结构 交叉熵方法 测试调度 
SOC测试调度控制器设计
《应用科技》2010年第10期44-47,共4页王帅 俞洋 付永庆 
航天支撑基金资助项目(2009-HT-HGD-03)
在对SOC测试时,SOC测试结构的核心部分是测试访问机制(TAM)和测试调度控制器.文中设计了一种新颖的基于测试总线的SOC测试调度控制器.用户通过上位机给控制器发出指令,使IP核处于不同的测试模式,提高了测试的灵活性.控制器可以通过对测...
关键词：测试结构 测试调度 测试访问机制 测试控制器 
一种时间优化的NoC低功耗测试调度方法被引量：4
《中国科学技术大学学报》2010年第5期540-545,共6页欧阳一鸣 张岚 梁华国 
国家自然科学基金(60876028);安徽省自然科学基金(090412034);安徽高等学校自然科学重点项目(KJ2010A269);国家自然科学基金重点项目(60633060)资助
基于NoC重用的测试方法由于受到channel等资源的限制,测试调度问题变的非常复杂.为此提出了一种测试调度方法,综合考虑时间和功耗因素,在所有核并行测试时间最短的前提下,选取总体测试代价最小的I/O端口位置和IP核调度顺序.实验结果表明...
关键词：片上系统 片上网络 测试调度 测试时间 测试功耗 
序列对递增生成的SOC测试调度算法被引量：2
《北京邮电大学学报》2007年第5期19-23,共5页牛道恒 王红 杨士元 
国家"973计划"项目(2005CB321604);国家自然科学基金项目(60633060)
提出了一种确定性的片上系统(SOC)测试调度算法.在对测试环采取最优分配和平衡优化的基础上,构造了包含4种序列对递增生成方法的循环迭代过程.该过程同时考虑测试访问机制的宽度、空隙面积、IP核测试面积等因素,可在较短的迭代步数得到...
关键词：片上系统 测试调度 测试环 测试访问机制 序列对 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部